4
齐纳 温度 系数 - -0.5 - mv/
o
C
涉及 输入
电阻 ladder 阻抗 650 1100 1550
Ω
数字的 输入
最大 v
在
, 逻辑 0 所有 数字的 输入 (便条 5) - - 0.3 x v
DD
V
最大 v
在
, 逻辑 1 所有 数字的 输入 (便条 5) 0.7 x v
DD
-- V
数字的 输入 电流 除了 clk, v
在
= 0v, 5v -
±
1
±
5
µ
一个
数字的 输入 电流 clk 仅有的 -
±
100
±
200
µ
一个
数字的 输出
数字的 输出 三-状态 泄漏 V
输出
= 0v, 5v -
±
1
±
5
µ
一个
数字的 输出 源 电流 V
输出
= 4.6v -1.6 - - 毫安
数字的 输出 下沉 电流 V
输出
= 0.4v 3.2 - - 毫安
定时 特性
自动 balance 时间 (
φ
1) hi3306xxx/10 50 -
∞
ns
hi3306xxx/15 33 -
∞
样本 时间 (
φ
2) hi3306xxx/10 (便条 5) 33 - 5000 ns
hi3306xxx/15 22 - 5000 ns
aperture 延迟 -8- ns
aperture jitter - 100 - ps
p-p
输出 数据 有效的 延迟, t
D
hi3306xxx/10 - 35 50 ns
hi3306xxx/15 - 30 40 ns
输出 数据 支撑 时间, t
H
(便条 5) 15 25 - ns
输出 使能 时间, t
EN
-20- ns
输出 使不能运转 时间, t
DIS
-15- ns
电源 供应 特性
I
DD
电流, 谈及 至 图示 4 hi3306xxx/10 持续的 转换 (便条 5) - 11 20 毫安
hi3306xxx/15 - 14 25 毫安
I
DD
电流 持续的
φ
1 - 7.5 15 毫安
注释:
2. 补偿 错误 是 这 区别 在 这 输入 电压 那 导致 这 00 至 01 输出 代号 转变 和 (v
REF
+ - v
REF
-)/128.
3. 增益 错误 是 这 区别 这 输入 电压 那 导致 这 3f
16
至 overflow 输出 代号 转变 和 (v
REF
+ - v
REF
-) x 127/128.
4. 这 总的 输入 电压 范围, 设置 用 v
REF
+ 和 v
REF
-, 将 是 在 这 范围 的 1 至 (v
DD
+ 1) v.
5. 参数 不 测试, 但是 有保证的 用 设计 或者 描绘.
电的 specifications
T
一个
= 25
o
c, v
DD
= 5v, v
REF
+ = 4.8v, v
SS
= v
REF
- = 地, 时钟 = 15mhz 正方形的 波 为
hi3306xxx/15, 10mhz 为 hi3306xxx/10
(持续)
参数 测试 情况 最小值 典型值 最大值 单位
定时 波形
图示 1. 输入-至-输出
时钟 如果
阶段 是 高
时钟 如果
阶段 是 低
比较器 数据 是 latched 解码 数据 是 shifted 至 输出 寄存器
自动
BALANCE
自动
BALANCE
样本
n + 2
样本
n + 1
φ
2
φ
2
φ
2
φ
1
φ
1
t
D
t
H
数据
n - 2
数据
n - 1
数据
N
HI3306