9
设备 运作
一个 sequential 并行的 技巧 是 使用 用 这 hi3306 con-
verter 至 获得 它的 高 速 运作. 这 sequence
组成 的 这 “auto balance” 阶段
φ
1 和 这 “sample
unknown” 阶段
φ
2. (谈及 至 这 电路 图解.) 各自
转换 takes 一个 时钟 循环 (看 便条). 和 这
阶段 控制 低, 这 “auto balance” (
φ
1) occurs 在
这 高 时期 的 这 时钟 循环, 和 这 “sample
unknown” (
φ
2) occurs 在 这 低 时期 的 这 时钟
循环.
在 这 “auto balance” 阶段, 一个 传递-门
转变 是 使用 至 连接 各自 的 64 commutating capaci-
tors 至 它们的 有关联的 ladder 涉及 tap. 那些 tap
电压 将 是 作 跟随:
V
TAP
(n) = [(v
REF
/64) x n] - [v
REF
/(2 x 64)],
= v
REF
[(2n - 1)/126],
在哪里: V
TAP
(n) = 涉及 ladder tap 电压 在 要点 n,
V
REF
= 电压 横过 v
REF
- 至 v
REF
+,
n = tap 号码 (i 通过 64).
便条: 这个 设备 需要 仅有的 一个 单独的-阶段 时钟. 这
terminology 的
φ
1 和
φ
2 谈及 至 这 高 和 低 时期 的 这
一样 时钟.
这 其它 一侧 的 这 电容 是 连接 至 一个 单独的-
平台 反相的 amplifier 谁的 输出 是 短接 至 它的 输入
用 一个 转变. 这个 biases 这 amplifier 在 它的 intrinsic trip
要点, 这个 是 大概, (v
DD
- v
SS
)/2. 这 capaci-
tors now 承担 至 它们的 有关联的 tap 电压, priming
这 电路 为 这 next 阶段.
在 这 “sample unknown” 阶段, 所有 ladder tap switches 是
opened, 这 比较器 amplifiers 是 非 变长 短接, 和
V
lN
是 切换 至 所有 64 电容. 自从 这 其它 终止 的 这
电容 是 now looking 在 一个 effectively 打开 电路, 任何
电压 那 differs 从 这 previous tap 电压 将 呈现
作 一个 电压 变换 在 这 比较器 amplifiers. 所有 compara-
tors 谁的 tap 电压 是 更小的 比 v
lN
将 驱动 这
比较器 输出 至 一个 “low” 状态. 所有 comparators 谁的
tap 电压 是 高等级的 比 v
lN
将 驱动 这 比较器
输出 至 一个 “high” 状态. 一个 第二, 电容-结合, 自动-
zeroed amplifier 更远 amplifies 这 输出.
这 状态 的 所有 这些 比较器 amplifiers 是 贮存 在
这 终止 的 这个 阶段 (
φ
2), 用 一个 secondary 闭锁 放大器-
fier 平台. once latched, 这 状态 的 这 64 comparators
是 解码 用 一个 64-位 7-位 decode 排列 和 这 结果
是 clocked 在 一个 存储 寄存器 在 这 rising 边缘 的 这
next
φ
2.
一个 三-状态 缓存区 是 使用 在 这 输出 的 这 7 存储
寄存器 这个 是 控制 用 二 碎片-使能 信号.
CE1 将 independently 使不能运转 b1 通过 b6 当 它 是 在
一个 高 状态. ce2 将 independently 使不能运转 b1 通过 b6
和 这 overflow 缓存区 当 它 是 在 这 低 状态 (表格 1).
至 facilitate 用法 的 这个 设备 一个 阶段-控制 输入 是
提供 这个 能 effectively complement 这 时钟 作 它
enters 这 碎片. 也, 一个 在-板 齐纳 是 提供 为 使用
作 一个 涉及 电压.
持续的 时钟 运作
一个 完全 转换 循环 能 是 traced 通过 这
hi3306 通过 这 下列的 步伐. (谈及 至 定时 图解,
图示 1.) 和 这 阶段 控制 在 一个 “high” 状态, 这 ris-
ing 边缘 的 这 时钟 输入 将 开始 一个 “sample” 阶段. dur-
ing 这个 全部 “high” 状态 的 这 时钟, 这 64 comparators
将 追踪 这 输入 电压 和 这 64 latches 将 追踪 这
比较器 输出. 在 这 下落 边缘 的 这 时钟, 之后
这 specified aperture 延迟, 所有 64 比较器 输出 是
captured 用 这 64 latches. 这个 ends 这 “sample” 阶段
和 开始 这 “auto balance” 阶段 为 这 comparators.
在 这个 “low” 状态 的 这 时钟 这 输出 的 这 latches
propagates 通过 这 decode 排列 和 一个 7-位 代号
呈现 在 这 d 输入 的 这 输出 寄存器. 在 这 next
rising 边缘 的 这 时钟, 这个 7-位 代号 是 shifted 在 这
输出 寄存器 和 呈现 和 时间 延迟 至 作 有效的
数据 在 这 输出 的 这 三-状态 驱动器. 这个 也
marks 这 开始 的 一个 新 “sample” 阶段, 因此 repeating
这 转换 处理 为 这个 next 循环.
脉冲波 模式 运作
为 抽样 高 速 nonrecurrent 或者 瞬时 数据, 这
转换器 将 是 运作 在 一个 脉冲波 模式 在 一个 的 三
方法. 这 fastest 方法 是 至 保持 这 转换器 在 这
样本 unknown 阶段,
φ
2, 在 这 备用物品 状态. 这
设备 能 now 是 搏动 通过 这 自动 balance 阶段
和 一个 单独的 脉冲波. 这 相似物 值 是 captured 在 这
leading 边缘 的
φ
1 和 是 transferred 在 这 输出 regis-
ters 在 这 trailing 边缘 的
φ
1. 我们 是 now 后面的 在 这
备用物品 状态,
φ
2, 和 另一 转换 能 是 started,
但是 不 后来的 比 5
µ
s 预定的 至 这 eventual droop 的 这 com-
mutating 电容. 另一 有利因素 的 这个 方法 是
那 它 有 这 潜在的 的 having 这 最低 电源 流.
这 大 这 时间 比率 在
φ
2 和
φ
1, 这 更小的 这
电源 消耗量. (看 定时 波形, 图示 3.)
这 第二 方法 使用 这 自动 balance 阶段,
φ
1, 作
这 备用物品 状态. 在 这个 状态 这 转换器 能 停留
indefinitely waiting 至 开始 一个 转换. 一个 转换 是
执行 用 strobing 这 时钟 输入 和 二
φ
2 脉冲.
这 first 脉冲波 开始 一个 样本 unknown 阶段 和 cap-
tures 这 相似物 值 在 这 比较器 latches 在 这
trailing 边缘. 一个 第二
φ
2 脉冲波 是 需要 至 转移 这
数据 在 这 输出 寄存器. 这个 occurs 在 这 leading
边缘 的 这 第二 脉冲波. 这 转换 now takes
slightly 变长, 但是 这 repetition 比率 将 是 作 慢 作
desired. 这 disadvantage 至 这个 方法 是 这 高等级的
设备 消耗 预定的 至 这 低 比率 的
φ
2 至
φ
1. (看
定时 波形, 图示 3b.)
为 产品 需要 两个都 indefinite 备用物品 和 低-
est 电源, 备用物品 能 是 在 这
φ
2 (样本 unknown)
状态 和 二
φ
1 脉冲 至 发生 有效的 数据 (看 图示
3c). 有效的 数据 now 呈现 二 全部 时钟 循环 之后
开始 这 转换 处理.
相似物 输入 仔细考虑
这 hi3306 输入 终端 是 典型 用 一个 小
电容 (看 specifications) 和 一个 小 电压-
依赖 电流 (看 典型 效能 曲线). 这
HI3306
: 点此下载
