9
应用 信息
电压 涉及
这 涉及 电压 是 应用 横过 这 电阻 ladder 在
这 输入 的 这 转换器, 在 v
REF
+ 和 v
REF
-. 在
大多数 产品, v
REF
- 是 simply 系 至 相似物 地面
此类 那 这 涉及 源 驱动 V
REF
+. 这 涉及
必须 是 有能力 的 供应 足够的 电流 至 驱动 这
最小 ladder 阻抗 的 235
Ω
在 温度.
这 hi-5701 是 specified 为 一个 涉及 电压 的 4.0v, 但是
将 运作 和 电压 作 高 作 这 v
DD
供应. 在 这
情况 的 4.0v 涉及 运作, 这 转换器 encodes 这
相似物 输入 在 一个 二进制的 输出 在 lsb increments 的
(v
REF
+-v
REF
)/64, 或者 62.5mv. 减少 这 涉及
电压 减少 这 lsb 大小 proportionately 和 因此
增加 线性 errors. 这 最小 实际的 涉及
电压 是 关于 2v. 因为 这 涉及 电压 terminals
是 subjected 至 内部的 瞬时 电流 在
转换, 它 是 重要的 至 驱动 这 涉及 管脚 从 一个
低 阻抗 源 和 至 分离 thoroughly. 又一次,
陶瓷的 和 tantalum (0.01
µ
f 和 10
µ
f) 电容 near
这 包装 管脚 是 推荐. 它 是 不 需要 至
分离 这
1
/
2
r tap 要点 管脚 为 大多数 产品.
它 是 可能 至 elevate v
REF
- 从 地面 如果 需要. 在
这个 情况, 这 v
REF
- 管脚 必须 是 驱动 从 一个 低
阻抗 涉及 有能力 的 sinking 这 电流 通过
这 电阻 ladder. 细致的 解耦 是 又一次
推荐.
数字的 控制 和 接口
这 hi-5701 提供 一个 标准 高 速 接口 至
外部 cmos 和 ttl 逻辑 families. 四 数字的 输入
是 提供 至 控制 这 函数 的 这 转换器. 这
时钟 和 阶段 输入 控制 这 样本 和 自动 balance
模式. 这 数字的 输出 改变 状态 在 这 时钟 阶段
这个 begins 这 样本 模式. 二 碎片 使能 输入
控制 这 三-状态 输出 的 输出 位 d0 通过 d5
和 这 overflow ovf 位. 作 表明 在 表格 2, 所有 输出
位 是 高 阻抗 当 CE2 是 低, 和 输出 位 D0
通过 d5 是 independently 控制 用
ce1.
虽然 这 数字的 输出 是 有能力 的 处理 典型
数据 总线 加载, 这 总线 电容 承担/释放
电流 将 生产 供应 和 local 地面 干扰.
因此, 一个 外部 总线 驱动器 是 推荐.
时钟
这 时钟 应当 是 合适的 terminated 至 数字的 地面
near 这 时钟 输入 管脚. 时钟 频率 defines 这
转换 频率 和 控制 这 转换器 作
描述 在 这 “theory 的 operation” 部分. 这 自动
Balance
φ
1 half 循环 的 这 时钟 将 是 减少 至 16ns;
这 样本
φ
2 half 循环 将 是 varied 从 一个 最小 的
16ns 至 一个 最大 的 8
µ
s.
增益 和 补偿 调整
在 产品 在哪里 精度 是 的 utmost 重要,
三 adjustments 能 是 制造; i.e., 补偿, 增益, 和
时钟
输入
+4V
V
REF+
阶段
CLK
CE1
CE2
V
SS
OVF
D5
+5V
10
µ
F
0.01
µ
F
D4
D3
1/2r
D2
D1
D0
V
DD
V
在
V
ref-
NC
+5V
0.01
µ
F
10
µ
F
+9v 至 +12v
0.01
µ
F 10
µ
F
相似物
信号
输入
50
Ω
ha-5033
100
Ω
0.01
µ
F
10
µ
F
-9v 至 -12v
数据
输出
50
Ω
图示 13. 测试 电路
表格 3. 阶段 控制
时钟 阶段 内部的 一代
0 0 样本 unknown (
φ
2)
0 1 自动 balance (
φ
1)
1 0 自动 balance (
φ
1)
1 1 样本 unknown (
φ
2)
hi-5701
: 点此下载
