24
CLK 39 i/o 1x pixel 时钟 输入/输出. 作 一个 输入, 这个 时钟 必须 是 自由-运动 和 同步的 至
这 时钟 信号 在 这 CLK2 管脚. 作 一个 输出, 这个 管脚 将 驱动 一个 最大 的 一个 LS TTL
加载. clk 是 发生 用 dividing clk2 用 二 或者 四, 取决于 在 这 模式. 如果 不
驱动, 这 电路 为 这个 管脚 应当 包含 一个 4-12k
Ω
拉 向上 电阻 连接 至 vaa.
CLK2 41 I 2x pixel 时钟 输入. 这个 时钟 必须 是 一个 持续的, 自由-运动 时钟.
SCL 18 I I
2
c 接口 时钟 输入. 这 电路 为 这个 管脚 应当 包含 一个 4-6k
Ω
拉-向上 电阻
连接 至 vaa.
SA 19 I I
2
c 接口 地址 选择 输入.
SDA 20 i/o I
2
C 接口 数据 输入/输出. 这 电路 为 这个 管脚 应当 包含 一个 4-6k
Ω
拉-向上 电阻
连接 至 vaa.
重置 25 I 重置 控制 输入. 一个 logical 零 为 一个 最小 的 四 clk 循环 resets 这 设备.
重置 必须 是 一个 logical 一个 为 正常的 运作.
Y 3 O Luminance 相似物 电流 输出. 这个 输出 包含 luminance video, 同步, blanking, 和
信息. 在 相似物 YUV 或者 RGB 输出 模式, 一个 alternate 信号 是 发生 (看 表格
12). 它 是 有能力 的 驱动 一个 37.5
Ω
加载. 如果 不 使用, 它 应当 是 连接 至 地.
C 7 O Chrominance 相似物 电流 输出. 这个 输出 包含 chrominance video, 和 blanking
信息. 在 相似物 YUV 或者 RGB 输出 模式, 一个 alternate 信号 是 发生 (看 表格
12). 它 是 有能力 的 驱动 一个 37.5
Ω
加载. 如果 不 使用, 它 应当 是 连接 至 地.
ntsc/pal 1 11 O composite video 相似物 电流 输出. 这个 输出 包含 composite video, 同步,
blanking, 和 信息. 在 相似物 yuv 或者 rgb 输出 模式, 一个 alternate 信号 是
发生 (看 表格 12). 它 是 有能力 的 驱动 一个 37.5
Ω
加载. 如果 不 使用, 它 应当 是
连接 至 地.
ntsc/pal 2 15 O composite video 相似物 电流 输出. 这个 输出 包含 composite video, 同步,
blanking, 和 信息. 在 相似物 yuv 或者 rgb 输出 模式, 一个 alternate 信号 是
发生 (看 表格 12). 它 是 有能力 的 驱动 一个 37.5
Ω
加载. 如果 不 使用, 它 应当 是
连接 至 地.
VREF 61 i/o 电压 涉及. 一个 optional 外部 1.235v 涉及 将 是 使用 至 驱动 这个 管脚. 如果
left floating, 这 内部的 电压 涉及 是 使用.
fs_调整 62 全部 规模 调整 控制. 一个 电阻 (rset) 连接 在 这个 管脚 和 地 sets 这
全部-规模 输出 电流 的 各自 的 这 dacs.
竞赛 1 64 补偿 管脚. 一个 0.1
µ
f 陶瓷的 碎片 电容 应当 是 连接 在 这个 管脚
和 vaa, 作 关闭 至 这 设备 作 可能.
竞赛 2 63 补偿 管脚. 一个 0.1
µ
f 陶瓷的 碎片 电容 应当 是 连接 在 这个 管脚
和 vaa 作 关闭 至 这 设备 作 可能.
VAA +5v 电源. 一个 0.1
µ
f 陶瓷的 电容, 在 并行的 和 一个 0.01
µ
f 碎片 电容, 应当 是
使用 在 各自 组 的 VAA 管脚 和 地. 这些 应当 是 作 关闭 至 这 设备 作
可能.
地 地面
管脚 描述
(持续)
管脚
名字
管脚
号码
输入/
输出 描述
hmp8170, hmp8171, hmp8172, hmp8173
: 点此下载
