3-230
引脚
hsp50110 (plcc)
顶 视图
111098765432184838281807978777675
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
IOUT4
IOUT5
IOUT6
地
IOUT7
IOUT8
IOUT9
OEI
LOTP
SPH0
SPH1
SPH2
SPH3
V
CC
SPH4
SSTRB
hi/lo
IIN9
IIN8
IIN7
IIN6
地
SOFSYNC
SOF
COFSYNC
COF
C0
C1
V
CC
C2
C3
C4
C5
C6
C7
A0
A1
地
A2
RD
WR
CFLD
IIN5
IIN4
IIN3
IIN2
地
IIN1
IIN0
ENI
QIN9
QIN8
QIN7
QIN6
QIN5
QIN4
V
CC
QIN3
QIN2
QIN1
QIN0
PH1
PH0
IOUT1
IOUT3
IOUT2
IOUT0
DATARDY
V
CC
CLK
地
QOUT9
QOUT8
QOUT7
QOUT6
QOUT5
地
QOUT4
QOUT2
QOUT1
QOUT0
OEQ
V
CC
QOUT3
管脚 描述
名字 类型 描述
V
CC
- +5v 电源 供应.
地 - 地面.
iin9-0 I 在-阶段 输入. 数据 输入 为 在-阶段 (real) 样本. Format 将 是 也 two’s complement 或者 补偿 二进制的 format
(看 i/o formatting/控制 寄存器 在 表格 10). iin9 是 这 msb.
qin9-0 I Quadrature 输入. 数据 输入 为 quadrature (imaginary) 样本. Format 将 是 也 two’s complement 或者 补偿 bi-
nary format (看 i/o formatting/控制 寄存器 在 表格 10). qin9 是 这 msb.
ENI I 输入 使能. 当 ENI 是 起作用的 ‘low’, 数据 在 iin9-0 和 qin9-0 是 clocked 在 这 处理 pipeline 用 这 rising
边缘 的 clk. 这个 输入 也 控制 这 内部的 数据 处理 作 描述 在 这 输入 控制 部分 的 这
数据 薄板. eni 是 起作用的 ‘low’.
ph1-0 I 运输车 阶段 补偿. 这 阶段 的 这 内部 发生 运输车 频率 将 是 shifted 用 0, 90, 180, 或者 270 de-
grees 用 controlling 这些 管脚 (看 synthesizer/mixer 部分). 这 阶段 mapping 为 这些 输入 是 给 在 表格 1.
CFLD I 运输车 频率 加载. 这个 输入 负载 这 运输车 频率 寄存器 在 这 Synthesizer NCO (看
synthesizer/mixer 部分). 当 这个 输入 是 抽样 ‘high’ 用 时钟, 这 内容 的 这 微处理器 接口
支持 寄存器 是 transferred 至 这 运输车 频率 寄存器 在 这 Synthesizer NCO (看 微处理器 inter-
面向 部分).
便条: 这个 管脚 必须 是 ‘low’ 当 加载 其它 configuration 数据 通过 这 微处理器 在-
terface. 起作用的 高 输入.
COF I 运输车 补偿 频率 输入. 这个 串行 输入 是 使用 至 加载 这 运输车 补偿 频率 在 这 Synthesizer NCO
(看 串行 接口 部分). 这 新 补偿 频率 是 shifted 在 MSB first 用 CLK 开始 和 这 时钟 循环 之后
这 assertion 的 cofsync.
COFSYNC I 运输车 补偿 频率 同步. 这个 信号 是 asserted 一个 CLK 循环 在之前 这 MSB 的 这 补偿 频率 数据 文字
(看 串行 接口 部分).
HSP50110
: 点此下载
