飞利浦 半导体
SC16C550B
5 v, 3.3 v 和 2.5 v uart 和 16-字节 fifos
产品 数据 rev. 02 — 14 12月 2004 20 的 47
9397 750 14446
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
7.2.1 ier 相比 receive 先进先出 中断 模式 运作
当 这 receive 先进先出 (fcr[0] = 逻辑 1), 和 receive 中断 (ier[0] = 逻辑 1)
是 使能, 这 receive 中断 和 寄存器 状态 将 reflect 这 下列的:
•
这 receive 数据 有 中断 是 issued 至 这 外部 cpu 当 这
先进先出 有 reached 这 编写程序 触发 水平的. 它 将 是 cleared 当 这 先进先出
drops 在下 这 编写程序 触发 水平的.
•
先进先出 状态 将 也 是 reflected 在 这 用户 accessible isr 寄存器 当 这
先进先出 触发 水平的 是 reached. 两个都 这 isr 寄存器 状态 位 和 这 中断 将
是 cleared 当 这 先进先出 drops 在下 这 触发 水平的.
•
这 数据 准备好 位 (lsr[0]) 是 设置 作 soon 作 一个 character 是 transferred 从 这
变换 寄存器 至 这 receive 先进先出. 它 是 重置 当 这 先进先出 是 empty.
7.2.2 ier 相比 receive/transmit 先进先出 polled 模式 运作
当 fcr[0] = 逻辑 1, resetting ier[0:3] 使能 这 sc16c550b 在 这 先进先出
polled 模式 的 运作. 自从 这 接受者 和 传输者 有 独立的 位 在 这
lsr, 也 或者 两个都 能 是 使用 在 这 polled 模式 用 selecting 各自的 transmit 或者
receive 控制 位(s).
•
lsr[0] 将 是 一个 逻辑 1 作 长 作 那里 是 一个 字节 在 这 receive 先进先出.
•
lsr[1:4] 将 提供 这 类型 的 errors encountered, 如果 任何.
•
lsr[5] 将 表明 当 这 transmit 先进先出 是 empty.
•
lsr[6] 将 表明 当 两个都 这 transmit 先进先出 和 transmit 变换 寄存器 是
empty.
•
lsr[7] 将 表明 任何 先进先出 数据 errors.
: 点此下载
