初步的 规格
16 mbit / 32 mbit / 64 mbit multi-目的 flash 加
sst39vf1601 / sst39vf3201 / sst39vf6401
sst39vf1602 / sst39vf3202 / sst39vf6402
15
©2003 硅 存储 技术, 公司 s71223-03-000 11/03
图示 3: R
EAD
C
YCLE
T
IMING
D
IAGRAM
图示 4: we# c
ONTROLLED
P
ROGRAM
C
YCLE
T
IMING
D
IAGRAM
1223 f03.2
地址 一个
ms-0
DQ
15-0
WE#
OE#
CE#
T
CE
T
RC
T
AA
T
OE
T
OLZV
IH
高-z
T
CLZ
T
OH
T
CHZ
高-z
数据 validdata 有效的
T
OHZ
便条: 一个
MS
= 大多数 重大的 地址
一个
MS
= 一个
19
为 sst39vf1601/1602, 一个
20
为 sst39vf3201/3202, 和 一个
21
为 sst39vf6401/6402
1223 f04.3
地址 一个
ms-0
DQ
15-0
T
DH
T
WPH
T
DS
T
WP
T
AH
T
作
T
CH
T
CS
CE#
SW0 SW1 SW2
5555 2AAA 5555 地址
XXAA XX55 XXA0 数据
内部的 程序 运作 开始
文字
(地址/数据)
OE#
WE#
T
BP
便条: 一个
MS
= 大多数 重大的 地址
一个
MS
= 一个
19
为 sst39vf1601/1602, 一个
20
为 sst39vf3201/3202, 和 一个
21
为 sst39vf6401/6402
wp# 必须 是 使保持 在 恰当的 逻辑 状态 (v
IL
或者 v
IH
) 1 µs 较早的 至 和 1 µs 之后 这 command sequence
x 能 是 v
IL
或者 v
IH
,
但是 非 其它 值