飞利浦 半导体
SC16C652B
双 uart 和 32-字节 fifos 和 irda encoder/解码器
产品 数据 rev. 03 — 10 12月 2004 14 的 44
9397 750 14452
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
它们的 正常的 modem 控制 输入 管脚, 和 instead 是 连接 内部 至 rts,
dtr, mcr[3] (op2) 和 mcr[2] (op1). 循环-后面的 测试 数据 是 entered 在 这
transmit 支持 寄存器 通过 这 用户 数据 总线 接口, d0-d7. 这 transmit uart
serializes 这 数据 和 passes 这 串行 数据 至 这 receive uart 通过 这 内部的
循环-后面的 连接. 这 receive uart converts 这 串行 数据 后面的 在 并行的
数据 那 是 然后 制造 有 在 这 用户 数据 接口 d0-d7. 这 用户 optionally
比较 这 received 数据 至 这 最初的 transmitted 数据 为 verifying 错误-自由
运作 的 这 uart tx/rx 电路.
在 这个 模式, 这 接受者 和 传输者 中断 是 全部地 运算的. 这 Modem
控制 中断 是 也 运算的.
图 5. 内部的 循环-后面的 模式 图解.
TRANSMIT
先进先出
寄存器
txa, txb
RECEIVE
变换
寄存器
RECEIVE
先进先出
寄存器
rxa, rxb
interconnect 总线 线条
和
控制 信号
SC16C652B
TRANSMIT
变换
寄存器
MODEM
控制
逻辑
时钟 和
波特 比率
发生器
XTAL2XTAL1
数据BUS
和
控制 逻辑
D0–D7
IOR
IOW
重置
A0–A2
CSA
, csb
寄存器
选择
逻辑
inta, intb
TXRDYA
, txrdyb
RXRDYA, rxrdyb
中断
控制
逻辑
002aaa594
mcr[4] = 1
ctsa, ctsb
rtsa, rtsb
dsra, dsrb
dtra, dtrb
ria, rib
(op1a, op1b)
cda, cdb
(op2a, op2b)
流动
控制
逻辑
流动
控制
逻辑
IR
解码器
IR
ENCODER
: 点此下载
