飞利浦 半导体
SC16C652B
双 uart 和 32-字节 fifos 和 irda encoder/解码器
产品 数据 rev. 03 — 10 12月 2004 5 的 44
9397 750 14452
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
5.2 管脚 描述
表格 2: 管脚 描述
标识 管脚 类型 描述
LQFP48 HVQFN32
A0 28 19 I
地址 0 选择 位.
内部的 寄存器 地址 选择.
A1 27 18 I
地址 1 选择 位.
内部的 寄存器 地址 选择.
A2 26 17 I
地址 2 选择 位.
内部的 寄存器 地址 选择.
csa,
CSB
10, 11 8, 9 I
碎片 选择 一个, b (起作用的-低).
这个 函数 是 有关联的 和 单独的
途径, 一个 通过 b. 这些 管脚 使能 数据 transfers 在 这 用户 cpu
和 这 sc16c652b 为 这 频道(s) addressed. 单独的 uart sections (一个,
b) 是 addressed 用 供应 一个 逻辑 0 在 这 各自的
csa, csb 管脚.
d0-d7 44-48,
1-3
27-32, 1-2 i/o
数据 总线 (bi-directional).
这些 管脚 是 这 8-位, 3-状态 数据 总线 为
transferring 信息 至 或者 从 这 controlling cpu. d0 是 这 least significant
位 和 这 first 数据 位 在 一个 transmit 或者 receive 串行 数据 stream.
地 17 13 I
信号 和 电源 地面.
inta,
INTB
30, 29 21, 20 O
中断 一个, b (3-状态).
这个 函数 是 有关联的 和 单独的 频道
中断, inta, intb. inta, INTB 是 使能 当 MCR 位 3 是 设置 至 一个 逻辑 1,
中断 是 使能 在 这 中断 使能 寄存器 (ier), 和 是 起作用的 当 一个
中断 情况 exists. 中断 情况 包含: 接受者 errors, 有
接受者 缓存区 数据, transmit 缓存区 empty, 或者 当 一个 modem 状态 flag 是
发现.
IOR 19 14 I
读 strobe (起作用的-低 strobe).
一个 逻辑 0 转变 在 这个 管脚 将 加载 这
内容 的 一个 内部的 寄存器 defined 用 地址 位 a0-a2 面向 这
sc16c652b 数据 总线 (d0-d7) 为 进入 用 外部 cpu.
IOW15 12 I
写 strobe (起作用的-低 strobe).
一个 逻辑 0 转变 在 这个 管脚 将 转移 这
内容 的 这 数据 总线 (d0-d7) 从 这 外部 CPU 至 一个 内部的 寄存器 那
是 defined 用 地址 位 a0-a2.
op2a,
OP2B
32, 9 22, 7 O
输出 2 (用户-defined).
这个 函数 是 有关联的 和 单独的 途径, 一个
通过 b. 这 状态 在 这些 管脚(s) 是 defined 用 这 用户 和 通过 mcr
寄存器 位 3. inta, intb 是 设置 至 这 起作用的 模式 和
op2 至 逻辑 0 当
mcr[3] 是 设置 至 一个 逻辑 1. inta, intb 是 设置 至 这 3-状态 模式 和
op2 至 一个
逻辑 1 当 mcr[3] 是 设置 至 一个 逻辑 0. 看 位 3, modem 控制 寄存器
(mcr[3]). 自从 这些 位 控制 两个都 这 inta, intb 运作 和
OP2
输出, 仅有的 一个 函数 应当 是 使用 在 一个 时间, int 或者
op2.
重置 36 24 I
重置 (起作用的-高).
一个 逻辑 1 在 这个 管脚 将 重置 这 内部的 寄存器 和 所有
这 输出. 这 uart 传输者 输出 和 这 接受者 输入 将 是 无能
在 重置 时间. (看 部分 7.11 “sc16c652b 外部 重置 condition”为
initialization 详细信息.)
rxrdya,
RXRDYB
31, 18 - O
receive 准备好 一个, b (起作用的-低).
这个 函数 提供 这 rx 先进先出/rhr
状态 为 单独的 receive 途径 (一个-b). rxrdyn 是 primarily 将 为
monitoring dma 模式 1 transfers 为 这 receive 数据 fifos. 一个 逻辑 0 indicates
那里 是 一个 receive 数据 至 读/upload, i.e., receive 准备好 状态 和 一个 或者 更多
rx characters 有 在 这 先进先出/rhr. 这个 管脚 是 一个 逻辑 1 当 这
先进先出/rhr 是 empty 或者 当 这 编写程序 触发 水平的 有 不 被 reached.
这个 信号 能 也 是 使用 为 单独的 模式 transfers (dma 模式 0).
: 点此下载
