注意到 那 这 内部的 变换 寄存器 是 “clocked” 用 一个 tran-
sition 的 fs3 数据 从 “0” 至 “1.” 如果 一个 扩展 sequence 的
寄存器 加载 是 至 是 执行 (此类 作 一个 电源-在 initiali-
zation sequence), 便条 那 它 是 不 需要 至 执行 这
50 millisecond 延迟 在 它们. simply repeat 这 se-
quence 在之上 作 许多 时间 作 desired. 写 至 这 fs 端口
将不 是 treated 作 频率 选择数据 直到 向上 至 50
milliseconds 有 transpired 自从 这 last 写. 便条 那 fs0
和 fs1 输入 是 “don’t 小心.”
数据 描述
location 位 (l0-l4)
这 第一 five 位 之后 这 开始 位 控制 这 频率
location 至 是 re-编写程序 符合 至 这个 表格. 这
rightmost 位 (这 lsb) 的 这 five 显示 在 各自 选择 的
这 表格 是 这 第一 一个 sent.
表格 1 - location 位 程序编制
l[4-0] LOCATION
01100 vclk 地址 12
01101 vclk 地址 13
01110 vclk 地址 14
01111 VCLK地址 15
10010 mclk 地址 2
10011 mclk 地址 3
反馈 设置 位 (n0-n7)
这些 位 控制 这 反馈 分隔物 设置 为 这location
指定. 这 modulus 的 这 反馈 分隔物 将 是 equal
至 这 值 的 这些 位 + 257. 这 least 重大的 位 (n0)
是 sent 第一.
邮递-分隔物 设置 位 (d0-d1)
这些 位 控制 这 邮递-分隔物 设置 为 这 location
指定 符合 至 这个 表格. 这 least 重大的 位 (d0)
是 sent 第一.
表格 2 - 邮递-分隔物 程序编制
d[1-0] 邮递-分隔物
00 9
01 4
10 2
11 1
读/write* 控制 位
当 设置 至 一个 “0,” 这 ics2572 变换 寄存器 将 转移 它的
内容 至 这 选择 记忆 寄存器 在 这 completion 的
这 程序编制 sequence 概述 在之上.
当 这个 位 是 一个 “1,” 这 选择ed 记忆 location 将 是
transferred 至 这 变换 寄存器 至 准许 一个 subsequent readback
的 数据. 非 修改 的 设备 记忆 将 是 执行.
至 readback 任何 location 的 记忆, 执行 一个 “dummy”
写 的 数据 (完全 和 开始 和 停止 位) 至 那 location
但是 设置 这 r/w* 控制 位 (制造 它 “1”). 在 这 终止 的 这
sequence (i.e., 之后 这 停止 位 有 被 “clocked”),“clock-
ing” 的 这 fs3 输入 11 更多 时间 将 输出 这 数据 位
仅有的 在 这 一样 sequence 作 在之上 在 这 fs0 管脚.
extfreq 输入
这 extfreq 输入 准许 一个 externally 发生 频率
至 是 routed 至 这 vclk 输出 管脚 下面 设备 程序-
ming 控制. 如果 这 extfreq 位 是 设置 (逻辑 “1”) 在 这
选择 地址 location (
vclk 地址 仅有的
), 这 fre-
quency 应用 至 这 extfreq 输入 将 是 routed 至 这
vclk 输出.
ICS2572
e-98
: 点此下载
