3 系统 维护
/30
5
3 系统 维护
系统 维护 包含 所有 这 需要 逻辑 至 开始 向上 和 维持 这 IMS c011.
3.1 电源
电源 是 有提供的 至 这 设备 通过 这
VDD
和
地
管脚. 这 供应 必须 是 decoupled 关闭 至 这
碎片 用 在 least 一个 100 nF 低 电感 (e.g. 陶瓷的) 电容 在
VDD
和
地
. 四 layer
boards 是 推荐; 如果 二 layer boards 是 使用, extra 小心 应当 是 带去 在 解耦.
交流 噪音 在
VDD
和
地
必须 是 保持 在下 200 mV 顶峰 至 顶峰 在 所有 发生率 在之上
100 khz. 交流 噪音 在
VDD
和 这 地面 涉及 的 加载 capacitances 必须 是 保持 在下
200 mV 顶峰 至 顶峰 在 所有 发生率 在之上 30 mhz. 输入 电压 必须 不 超过 规格 和
遵守 至
VDD
和
地
, 甚至 在 电源-向上 和 电源-向下 ramping, 否则
latchup
能 出现.
CMOS 设备 能 是 permanently 损坏 用 过度的 时期 的 latchup.
3.2 CapMinus
这 内部 获得 电源 供应 为 内部的 clocks 需要 一个 外部 低 泄漏, 低 电感
1
F 电容 至 是 连接 在
VDD
和
CapMinus
. 一个 陶瓷的 电容 是 preferred, 和 一个
阻抗 较少 比 3 Ohms 在 100 KHz 和 10 mhz. 如果 一个 polarised 电容 是 使用 这 负的
终端 应当 是 连接 至
CapMinus
. 总的 PCB 追踪 长度 应当 是 较少 比 50 mm. 这 posi-
tive 连接 的 这 电容 必须 是 连接 直接地 至
VDD
. 连接 必须 不 否则 touch
电源 供应 或者 其它 噪音 来源.
Phase–locked
循环
VDD
地
CapMinus
p.c.b 追踪
p.c.b 追踪
解耦
电容 1
F
管脚
VDD
图示 3.1 推荐 PLL 解耦
3.3 ClockIn
Transputer 家族 组件 使用 一个 标准 时钟 频率, 有提供的 用 这 用户 在 这
ClockIn
输入.
这 名义上的 频率 的 这个 时钟 为 所有 transputer 家族 组件 是 5 mhz, regardless 的 设备
类型, transputer 文字 长度 或者 处理器 循环 时间. 高 频率 内部的 clocks 是 获得 从
ClockIn
, simplifying 系统 设计 和 avoiding 问题 的 distributing 高 速 clocks externally.
一个 号码 的 transputer 家族 设备 将 是 连接 至 一个 一般 时钟, 或者 将 有 单独的clocks
供应 各自 一个 满足 这 指定 稳固 criteria. 在 一个 multi-时钟 系统 这 相关的 phasing 的
ClockIn
clocks 是 不 重要的, 预定的 至 这 异步的 nature 的 这 links. mark/空间 比率 是 unimpor-
tant 提供 这 指定 限制 的
ClockIn
脉冲波 widths 是 符合.
振荡器 稳固 是 重要的.
ClockIn
必须 是 获得 从 一个 结晶 振荡器; RC oscillators 是 不
sufficiently 稳固的.
ClockIn
必须 不 是 distributed 通过 一个 长 chain 的 缓存区. 时钟 edges 必须 是
monotonic 和 仍然是 在里面 这 指定 电压 和 时间 限制.
: 点此下载
