3 系统 维护
/30
7
这 设备. 如果
ClockIn
是 gated 至 达到 这个, 它的 skew 必须 是 限制 至 这 值
TDCHSIQH
显示
在 表格 3.3. 这 模式 的 运作 (模式 1, 模式 2) 必须 不 是 changed dynamically.
SeparateIQ 模式 Link 速 mbits/秒
VDD
110
ClockIn
120
地
210or20
表格 3.2
SeparateIQ
模式 选择
标识 参数 最小值 Nom 最大值 单位 注释
TDCHSIQH Skew 从
ClockIn
至
ClockIn
20 ns 1
注释
1 Skew 在
ClockIn
arriving 在 这
ClockIn
管脚 和 在 这
SeparateIQ
管脚.
表格 3.3
SeparateIQ
3.5 重置
这
重置
管脚 能 go 高 和
VDD
, 但是 必须 在 非 时间 超过 这 最大 指定 电压 为
VIH
.
之后
VDD
是 有效的
ClockIn
应当 是 运动 为 一个 最小 时期
TDCVRL
在之前 这 终止 的
重置
. 所有
输入, 和 这 例外 的
ClockIn
和
SeparateIQ
(加
LinkSpeed
在 模式 2), 必须 是 使保持 在 它们的
inactive 状态 在 重置.
重置
initialises 这 IMS C011 至 这 下列的 状态:
LinkOut
是 使保持 低; 这 控制 输出 (
IAck
和
QValid
在 模式 1,
InputInt
和
OutputInt
在 模式 2) 是 使保持 低; 中断 (模式 2) 是 无能; 这
states 的
q0-7
在 模式 1 是 未说明的;
d0-7
在 模式 2 是 高 阻抗.
标识 参数 最小值 Nom 最大值 单位 注释
TPVRH 电源 有效的 在之前
重置
10 ms
TRHRL
重置
脉冲波 宽度 高 8 ClockIn 1
TDCVRL
ClockIn
运动 在之前
重置
终止 10 ms 2
TRLIvH
重置
低 在之前
IValid
高 (模式 1) 0 ns
TRLCSL
重置
低 在之前 碎片 选择 低 (模式 2) 0 ns
注释
1 全部 时期 的
ClockIn TDCLDCL
必需的.
2 在 电源-在 重置.
表格 3.4 重置
: 点此下载
