5-16
图示 19. receive 定时
图示 20. 其它 定时
注释:
1. dr 位 d7 在 usr 是 updated 各自 时间 dr 改变 状态. tdrh 总是 从 trailing 边缘 的 11th co(brg) 在 last 停止 位.
2. intr 在 receive flags oe, fe, pe, 和 rbrk: inten enabled; 各自的 usr 位 updated 在 这个 时间 regardless 的 中断 config-
uration.
- int 在 oe, fe, pe, rbrk occurs 从 这 trailing 边缘 的 这 11th co(brg) 在 这 last 停止 bit. 至 避免 oe, rd(rbr) 必须 go 低
用 这 trailing 边缘 的 这 8th co(brg) 在 这 last 停止 位.
3. intr 在 ms: inten 和 mien 使能; usr 位 d4(ms) 是 updated 在 这个 时间 regardless 的 inten/mien.
- intr 在 ms occurs whenever cts 或者 dsr 输入 改变 状态.
uart 定时 描绘
(持续)
co(brg)
SDI
DR
INTR
11 12 13 14 15 16 1/i 2/i 3/i
(23)
TRLIL
(26)
TRLDL
USRRBR
开始 位 / 空闲
(25)
TDRH
(21)
TIHF
RD
last 停止 位
便条 1
便条 2
INTR
dsr/cts
RD
Rts/DTR
WR
(23)
TRLIL
(22)
TIHM
MSR
(27)
TWHO
MCR
便条 3
82C52
: 点此下载
