首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:42591
 
资料名称:CY7C68013A-100AXC
 
文件大小: 1958.79K
   
说明
 
介绍:
EZ-USB FX2LP USB Microcontroller
 
 


: 点此下载
  浏览型号CY7C68013A-100AXC的Datasheet PDF文件第21页
21
浏览型号CY7C68013A-100AXC的Datasheet PDF文件第22页
22
浏览型号CY7C68013A-100AXC的Datasheet PDF文件第23页
23
浏览型号CY7C68013A-100AXC的Datasheet PDF文件第24页
24

25
浏览型号CY7C68013A-100AXC的Datasheet PDF文件第26页
26
浏览型号CY7C68013A-100AXC的Datasheet PDF文件第27页
27
浏览型号CY7C68013A-100AXC的Datasheet PDF文件第28页
28
浏览型号CY7C68013A-100AXC的Datasheet PDF文件第29页
29
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
cy7c68013a/cy7c68014a
cy7c68015a/cy7c68016a
文档 #: 38-08032 rev. *g 页 25 的 55
112 90 pe4 或者
RXD1OUT
i/o/z I
(pe4)
多路复用 管脚 谁的 函数 是 选择 用 这
portecfg.4 位.
PE4
是 一个 双向的 i/o 端口 管脚.
RXD1OUT
是 一个 起作用的-高 输出 从 8051 uart1.
当 rxd1out 是 选择 和 uart1 是 在 模式 0,
这个 管脚 提供 这 输出 数据 为 uart1 仅有的 当
它 是 在 同步 模式. 在 模式 1, 2, 和 3, 这个 管脚 是 high.
113 91 pe5 或者
INT6
i/o/z I
(pe5)
多路复用 管脚 谁的 函数 是 选择 用 这
portecfg.5 位.
PE5
是 一个 双向的 i/o 端口 管脚.
INT6
是 这 8051 int6 中断 要求 输入 信号. 这
int6 管脚 是 边缘-敏感的, 起作用的 高.
114 92 pe6 或者
T2EX
i/o/z I
(pe6)
多路复用 管脚 谁的 函数 是 选择 用 这
portecfg.6 位.
PE6
是 一个 双向的 i/o 端口 管脚.
T2EX
是 一个 起作用的-高 输入 信号 至 这 8051 timer2.
t2ex reloads 计时器 2 在 它的 下落 边缘. t2ex 是 起作用的
仅有的 如果 这 exen2 位 是 设置 在 t2con.
115 93 pe7 或者
GPIFADR8
i/o/z I
(pe7)
多路复用 管脚 谁的 函数 是 选择 用 这
portecfg.7 位.
PE7
是 一个 双向的 i/o 端口 管脚.
GPIFADR8
是 一个 gpif 地址 输出 管脚.
4 3 8 1 rdy0 或者
SLRD
输入 n/一个 多路复用 管脚 谁的 函数 是 选择 用 这
下列的 位:
ifconfig[1..0].
RDY0
是 一个 gpif 输入 信号.
SLRD
是 这 输入-仅有的 读 strobe 和 可编程序的
极性 (fifopinpolar.3) 为 这 从动装置 fifos
连接 至 fd[7..0] 或者 fd[15..0].
5 4 9 2 rdy1 或者
SLWR
输入 n/一个 多路复用 管脚 谁的 函数 是 选择 用 这
下列的 位:
ifconfig[1..0].
RDY1
是 一个 gpif 输入 信号.
SLWR
是 这 输入-仅有的 写 strobe 和 可编程序的
极性 (fifopinpolar.2) 为 这 从动装置 fifos
连接 至 fd[7..0] 或者 fd[15..0].
6 5 RDY2 输入 n/一个
RDY2
是 一个 gpif 输入 信号.
7 6 RDY3 输入 n/一个
RDY3
是 一个 gpif 输入 信号.
8 7 RDY4 输入 n/一个
RDY4
是 一个 gpif 输入 信号.
9 8 RDY5 输入 n/一个
RDY5
是 一个 gpif 输入 信号.
69 54 36 29 ctl0 或者
FLAGA
o/z H 多路复用 管脚 谁的 函数 是 选择 用 这
下列的 位:
ifconfig[1..0].
CTL0
是 一个 gpif 控制 输出.
FLAGA
是 一个 可编程序的 从动装置-先进先出 输出 状态
标记 信号.
defaults 至 可编程序的 为 这 先进先出 选择 用 这
fifoadr[1:0] 管脚.
表格 4-1. fx2lp 管脚 描述
(持续)
[10]
128
TQFP
100
TQFP
56
SSOP
56
QFN 名字 类型 Default 描述
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com