cy7c68013a/cy7c68014a
cy7c68015a/cy7c68016a
文档 #: 38-08032 rev. *g 页 27 的 55
51 41 RXD0 输入 n/一个
RXD0
是 这 起作用的-高 rxd0 输入 至 8051 uart0,
这个 提供 数据 至 这 uart 在 所有 模式.
50 40 TXD0 输出 H
TXD0
是 这 起作用的-高 txd0 输出 从 8051
uart0, 这个 提供 这 输出 时钟 在 同步 模式,
和 这 输出 数据 在 async 模式.
42 CS# 输出 H
CS#
是 这 起作用的-低 碎片 选择 为 外部 记忆.
41 32 WR# 输出 H
WR#
是 这 起作用的-低 写 strobe 输出 为 外部
记忆.
40 31 RD# 输出 H
RD#
是 这 起作用的-低 读 strobe 输出 为 外部
记忆.
38 OE# 输出 H
OE#
是 这 起作用的-低 输出 使能 为 外部
记忆.
33 27 21 14 保留 输入 n/一个
保留
. 连接 至 地面.
101 79 51 44 WAKEUP 输入 n/一个
usb wakeup
. 如果 这 8051 是 在 suspend, asserting 这个
管脚 开始 向上 这 振荡器 和 中断 这 8051 至
准许 它 至 exit 这 suspend 模式. 支持 wakeup
asserted inhibits 这 ez-usb
碎片 从 suspending.
这个 管脚 有 可编程序的 极性 (wakeup.4).
36 29 22 15 SCL OD Z
时钟
为 这 i
2
c 接口.
连接 至 vcc 和 一个 2.2k
电阻, 甚至 如果 非 i
2
c 附带的 是 连结.
37 30 23 16 SDA OD Z
数据
为
I
2
c-兼容 接口
. 连接 至 vcc
和 一个 2.2k 电阻,
甚至 如果 非 i
2
c-兼容
附带的 是 连结
.
21655VCC powern/一个
VCC
. 连接 至 3.3v 电源 源.
26 20 18 11 VCC 电源 n/一个
VCC
. 连接 至 3.3v 电源 源.
43 33 24 17 VCC 电源 n/一个
VCC
. 连接 至 3.3v 电源 源.
48 38 VCC Power n/一个
VCC
. 连接 至 3.3v 电源 源.
64 49 34 27 VCC 电源 n/一个
VCC
. 连接 至 3.3v 电源 源.
68 53 VCC Power n/一个
VCC
. 连接 至 3.3v 电源 源.
81 66 39 32 VCC 电源 n/一个
VCC
. 连接 至 3.3v 电源 源.
100 78 50 43 VCC 电源 n/一个
VCC
. 连接 至 3.3v 电源 源.
107 85 VCC 电源 n/一个
VCC
. 连接 至 3.3v 电源 源.
3 2 7 56 地 地面 n/一个
地面
.
27 21 19 12 地 地面 n/一个
地面
.
49 39 地 地面 n/一个
地面
.
58 48 33 26 地 地面 n/一个
地面
.
65 50 35 28 地 地面 n/一个
地面
.
80 65 地 地面 n/一个
地面
.
93 75 48 41 地 地面 n/一个
地面
.
116 94 地 地面 n/一个
地面
.
125 99 4 53 地 地面 n/一个
地面
.
14 13 NC n/一个 n/一个
非 连接
. 这个 管脚 必须 是 left 打开.
15 14 NC n/一个 n/一个
非 连接
. 这个 管脚 必须 是 left 打开.
16 15 NC n/一个 n/一个
非 连接
. 这个 管脚 必须 是 left 打开.
表格 4-1. fx2lp 管脚 描述
(持续)
[10]
128
TQFP
100
TQFP
56
SSOP
56
QFN 名字 类型 Default 描述