AD876
rev. b
–7–
定义 的 规格
integral 非线性 (inl)
integral 非线性 谈及 至 这 背离 的 各自 单独的
代号 从 一个 线条 描绘 从 “zero” 通过 “full scale”. 这
要点 使用 作 “zero” occurs 1/2 lsb 在之前 这 第一 代号 transi-
tion. “full scale” 是 定义 作 一个 水平的 1 1/2 lsb 在之外 这 last
代号 转变. 这 背离 是 量过的 从 这 中心 的
各自 particular 代号 至 这 真实 笔直地 线条.
差别的 非线性 (dnl, 非 missing
代号)
一个 完美的 模数转换器 exhibits 代号 transitions 那 是 exactly 1 lsb
apart. dnl 是 这 背离 从 这个 完美的 值. 它 是 常常
指定 在 条款 的 这 决议 为 这个 非 missing 代号
(nmc) 是 有保证的.
补偿 错误
这 第一 转变 应当 出现 在 一个 水平的 1/2 lsb 在之上
“zero.” 补偿 是 定义 作 这 背离 的 这 真实的 第一 代号
转变 从 那 要点.
增益 错误
这第一 代号 转变 应当 出现 为 一个 相似物 值 1/2 lsb
在之上 名义上的 负的 全部 规模. 这 last 转变 应当
出现 为 一个 相似物 值 1 1/2 lsb 在下 这 名义上的 积极的
全部 规模. 增益 错误 是 这 背离 的 这 真实的 区别
在 第一 和 last 代号 transitions 和 这 完美的 区别
在 这 第一 和 last 代号 transitions.
pipeline 延迟 (latency)
这 号码 的 时钟 循环 在 转换 initiation 和
这 有关联的 输出 数据 正在 制造 有. 新 输出
数据 是 提供 每 时钟 循环.
涉及 顶/bottom 补偿
阻抗 在 这 涉及 输入 和 比较器 输入
tap 点 导致 补偿 errors. 这些 errors 能 是 nulled 输出
用 使用 这 强迫-sense 连接 作 显示 在 这 涉及
输入 部分.
theory 的 运作
这 ad876 实现 一个 pipelined multistage architecture 至
达到 高 样本 比率 和 低 电源. 这 ad876 distrib-
utes 这 转换 在 一些 小 一个/d subblocks, refining
这 转换 和 progressively 高等级的 精度 作 它 passes
这 结果 从 平台 至 平台. 作 一个 consequence 的 这 distrib-
uted 转换, 这 ad876 requires 一个 小 fraction 的 这 1023
comparators 使用 在 一个 传统的 flash 类型 一个/d. 一个 样本-和-
支撑 函数 在里面 各自 的 这 stages 准许 这 第一 平台 至
运作 在 一个 新 输入 样本 当 这 第二 和 第三 stages
运作 在 这 二 preceding 样本.
应用 这 ad876
驱动 这 相似物 输入
图示 11 显示 这 相等的 相似物 输入 的 这 ad876, 一个
样本-和-支撑 放大器 (sha). bringing clk 至 一个 逻辑 低
水平的 closes switches 1 和 2 和 opens 转变 3. 这 输入
源 连接 至 ain 必须 承担 电容 c
H
在 这个
时间. 当 clk transitions 从 逻辑 “low” 至 逻辑 “high,”
转变 1 opens 第一, 放置 这 sha 在 支撑 模式. 转变 2
opens subsequently. 转变 3 然后 closes, connects 这 喂养-
后面的 循环 周围 这 运算 放大, 和 forces 这 输出 的 这 运算
放大 至 equal 这 电压 贮存 在 c
H
. 当 clk transitions
从 逻辑 “high” 至 逻辑 “low”, 转变 3 opens 第一. 转变 2
closes 和 reconnects 这 输入 至 c
H
. 最终, 转变 1 closes
和 places 这 sha 在 追踪 模式.
这 结构 的 这 输入 sha places 确实 (所需的)东西 在
这 输入 驱动 源. 这 结合体 的 这 管脚 电容,
C
P
, 和 这 支撑 电容, c
H
, 是 典型地 较少 比 5 pf.
这 输入 源 必须 是 能 至 承担 或者 释放 这个 ca-
pacitance 至 10-位 精度 在 一个 half 的 一个 时钟 循环. 当
这 sha 变得 在 追踪 模式, 这 输入 源 必须 承担 或者
释放 电容 c
H
从 这 电压 already 贮存 在 c
H
(这 先前 captured 样本) 至 这 新 电压. 在 这
worst 情况, 一个 全部-规模 电压 步伐 在 这 输入, 这 输入
源必须 提供 这 charging current 通过 这 r
在
(50
Ω
)
的 转变 2 和 quickly settle (在里面 1/2 clk 时期). 这个
situation corresponds 至 驱动 一个 低 输入 阻抗. 在 这
其它 hand, 当 这 源 电压 相等 这 值 先前
贮存 在 c
H
, 这 支撑 电容 需要 非 输入 电流 和
这 相等的 输入 阻抗 是 极其 高.
adding 序列 阻抗 在 这 输出 的 这 源 和
这 ain 管脚 减少 这 驱动 (所需的)东西 放置 在 这
源. 图示 12 显示 这个 配置. 这 带宽 的
这 particular 应用 限制 这 大小 的 这个 电阻. 至
维持 这 效能 概述 在 这 数据 薄板 specifica-
tions, 这 电阻 应当 是 限制 至 200
Ω
或者 较少. 为 appli-
cations 和 信号 带宽 较少 比 10 mhz, 这 用户 将
增加 这 大小 的 这 序列 电阻 按比例地. alterna-
tively, adding 一个 调往 电容 在 这 ain 管脚 和
1
和声学 (dbc)
2nd –68.02
3rd –72.85
4th –70.68
5th –78.09
6th –77.74
7th –75.62
8th –75.98
9th –81.20
3
6
2
4
7
thd = –64.12
snr = 48.73
sinad = 48.61
sfdr = –68.02
9
8
5
图示 9. ad876jr-8 典型 fft (f
在
= 3.58 mhz,
ain = –0.5 db, f
时钟
= 20 msps)
4
7
5
和声学 (dbc)
2nd –68.91
3rd –73.92
4th –68.67
5th –73.26
6th –80.55
7th –82.02
8th –81.02
9th –88.94
thd = –64.24
snr = 55.71
sinad = 55.14
sfdr = –68.67
9
6
3
1
8
2
图示 10. AD876典型 fft (f
在
= 3.58 mhz, ain = –0.5 db,
f
时钟
= 20 msps)
: 点此下载
