K4J52324QC_集成电路资料查询网

-  13  -
rev 1.0 (三月 2005)
512m gddr3 sdram
k4j52324qc-b
0
cas latency (读 latency)
这 cas latency 是 这 延迟, 在 时钟循环, 在 这 registration 的 一个 读 command 和 这有效性 的 这 第一 bit 的 输出
数据. 这 latency 能 是 设置 至 4~11 clocks.如果 一个 读 command 是 注册 在 时钟 边缘
n
, 和 这 latency 是
m
clocks, 这 数据 将
是 有 nominally coincident 和 时钟 边缘
n
+
m
. 在下 表格 indicates 这 运行 frequencies 在 这个 各自 cas latency 设置-
ting 能 是 使用. 保留 states 应当 不是 使用 作 unknown 运作 或者 incompatibility 和 future 版本 将 结果.
cas latency
容许的 运行 频率 (mhz
速 CL=11 CL=10 CL=9 CL=8 CL=7
-12
≤
800----
-14 
≤
700---
-16
≤
600 - -
-20 -
≤
500
NOP NOP NOP读
T0 T5 T7 T7n
/ck
CK
COMMAND
T6
RDQS
DQ
cl = 7
NOP NOP NOP读
T0 T6 T8 T8n
/ck
CK
COMMAND
T7
RDQS
DQ
cl = 8
burst 长度 = 4 在 这 具体情况 显示
显示 和 名义上的 t
交流
和 名义上的 t
DSDQ
don’t 小心 transitioning 数据
∼
∼
∼
∼
∼
∼
∼
∼
∼
∼
∼
∼
∼
∼
∼
∼

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

- 13 - rev 1.0 (三月 2005) 512m gddr3 sdram k4j52324qc-b 0 cas latency (读 latency) 这 cas latency 是这延迟, 在时钟循环, 在这 registration 的一个读 command 和这有效性的这第一 bit 的输出数据. 这 latency 能是设置至 4~11 clocks.如果一个读 command 是注册在时钟边缘 n , 和这 latency 是 m clocks, 这数据将是有 nominally coincident 和时钟边缘 n + m . 在下表格 indicates 这运行 frequencies 在这个各自 cas latency 设置- ting 能是使用. 保留 states 应当不是使用作 unknown 运作或者 incompatibility 和 future 版本将结果. cas latency 容许的运行频率 (mhz 速 CL=11 CL=10 CL=9 CL=8 CL=7 -12 ≤ 800---- -14 ≤ 700--- -16 ≤ 600 - - -20 - ≤ 500 NOP NOP NOP读 T0 T5 T7 T7n /ck CK COMMAND T6 RDQS DQ cl = 7 NOP NOP NOP读 T0 T6 T8 T8n /ck CK COMMAND T7 RDQS DQ cl = 8 burst 长度 = 4 在这具体情况显示显示和名义上的 t 交流和名义上的 t DSDQ don’t 小心 transitioning 数据 ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com