K4J52324QC_集成电路资料查询网

-  14  -
rev 1.0 (三月 2005)
512m gddr3 sdram
k4j52324qc-b
写 latency
这 写 latency (wl) 是 这 延迟, 在时钟 循环, 在 这 registration 的一个 写 command 和 这 有效性 的 这第一 位 的
输入 数据. 这 latency 能 是 设置 从1 至 7 clocks 取决于 在 这 运行 frequency 和 desired 电流 绘制. 当 这 write
latencies 是 设置 至 1 或者 2 或者 3 clocks, 这 输入 接受者 从不 转变 止 当 这 写 comm和 是 注册. 如果 一个 写 command
是 注册 在 时钟 边缘
n
, 和 这 latency 是
m
clocks, 这 数据 将 是 有nominally coincident 和 时钟 边缘
n
+
m
. 保留
states 应当 不 是 使用 作 unknown 运作 或者 在兼容性 和 future 版本 将 结果.
NOP NOP NOP写
T0 T1 T3 T3n
/ck
CK
COMMAND
T2
DQ
wl = 3
NOP NOP NOP写
T0 T2 T4 T4n
/ck
CK
COMMAND
T3
DQ
wl = 4
burst 长度 = 4 在 这 具体情况 显示
don’t 小心 transitioning 数据
WDQS
WDQS
∼
∼
∼
∼
∼
∼
∼
∼

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

- 14 - rev 1.0 (三月 2005) 512m gddr3 sdram k4j52324qc-b 写 latency 这写 latency (wl) 是这延迟, 在时钟循环, 在这 registration 的一个写 command 和这有效性的这第一位的输入数据. 这 latency 能是设置从1 至 7 clocks 取决于在这运行 frequency 和 desired 电流绘制. 当这 write latencies 是设置至 1 或者 2 或者 3 clocks, 这输入接受者从不转变止当这写 comm和是注册. 如果一个写 command 是注册在时钟边缘 n , 和这 latency 是 m clocks, 这数据将是有nominally coincident 和时钟边缘 n + m . 保留 states 应当不是使用作 unknown 运作或者在兼容性和 future 版本将结果. NOP NOP NOP写 T0 T1 T3 T3n /ck CK COMMAND T2 DQ wl = 3 NOP NOP NOP写 T0 T2 T4 T4n /ck CK COMMAND T3 DQ wl = 4 burst 长度 = 4 在这具体情况显示 don’t 小心 transitioning 数据 WDQS WDQS ∼ ∼ ∼ ∼ ∼ ∼ ∼ ∼

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com