rev. 0
DAC8043A
–4–
SRI
CLK
LD
SRI
CLK
LD
FS
ZS
V
输出
数据 承载 msb(d11) 第一 dac 寄存器 加载
D11
D10 D9 D8 D6 D5 D4 D3 D2 D1 D0D7
t
LD1
t
DS
t
DH
t
CL
t
CH
t
LD
t
S
1 lsb
错误 带宽
Dxx
t
ASB
图示 2. 定时 图解
表格 i. 控制-逻辑 真实 表格
CLK
LD
串行 变换 寄存器 函数 dac 寄存器 函数
u
H 变换-寄存器-数据 先进的 一个 位 Latched
L L 非 效应 updated 和 电流 变换 寄存器 内容
L
u
非 效应 latched 所有 zeros
注释
u
积极的 逻辑 转变.
这 dac 寄存器
LD
输入 是 水平的-敏感的. 任何 时间
LD
是 逻辑-低 数据 在 这 串行 寄存器 将 直接地 控制 这
switches 在 这 r-2r dac ladder.
总的 unadjusted 错误 – lsb
频率
15
20
0
–1.0 1.0
10
30
–0.5 0.0 0.5
ss = 200 单位
T
一个
= +25
C
V
DD
= +5v
V
REF
= +10v
25
5
35
图示 3. 总的 unadjusted 错误 histogram
典型 效能 特性
全部 规模 tempco – ppm/
C
频率
30
20
0
0
10
40
50
ss = 200 单位
T
一个
= –40
c 至 +85
C
V
DD
= +5v
V
REF
= +10v
12
图示 4. 全部-规模 输出 tempco histogram