rev. 0
DAC8043A
–7–
参数 定义
integral 非线性 (inl)
这个 是 这 单独的 大多数 重要的 dac 规格. adi mea-
sures inl 作 这 最大 背离 的 这 相似物 输出 (从
这 完美的) 从 一个 笔直地 线条 描绘 在 这 终止 点. 它
是 表示 作 一个 百分比 的 全部-规模 范围 或者 在 条款 的 lsbs.
谈及 至 相似物 设备 数据 涉及 手工的 为 额外的
数字的-至-相似物 转换器 定义.
接口 逻辑 信息
这 dac8043a 有 被 设计 为 使容易 的 运作. 这
定时 图解, 图示 2, illustrates 这 输入 寄存器 加载
sequence. 便条 那 这 大多数 重大的 位 (msb) 是 承载
第一. once 这 12-位 输入 寄存器 是 全部, 这 数据 是 trans-
ferred 至 这 dac 寄存器 用 带去
LD
短促地 低.
数字的 部分
这 dac8043a’s 数字的 输入, sri,
LD
, 和 clk, 是 ttl
兼容. 这 输入 电压 水平 影响 这 数量 的 cur-
rent 描绘 从 这 供应; 顶峰 供应 电流 occurs 作 这
数字的 输入 (vin) passes 通过 这 转变 区域. 看 这
供应 电流 vs. 逻辑 输入 电压 图表 located 在 这
典型 效能 特性 曲线. 维持 这
数字的 输入 电压 水平 作 关闭 作 可能 至 这 供应,
vdd 和 地, 降低 供应 电流 消耗量. 这
dac8043a’s 数字的 输入 有 被 设计 和 静电释放 resis-
tance 组成公司的 通过 细致的 布局 和 这 包括 的
输入 保护 电路系统. 图示 17 显示 这 输入 保护
二极管 和 序列 电阻; 这个 输入 结构 是 duplicated 在
各自 数字的 输入. 高 电压 静态的 charges 应用 至 这
输入 是 shunted 至 这 供应 和 地面 围栏 通过 为-
ward 片面的 二极管. 这些 保护 二极管 是 设计 至
clamp 这 输入 至 好 在下 有危险的 水平 在 静态的
释放 情况.
V
DD
LD
, clk, sri
地
5k
图示 17. 数字的 输入 保护
一般 电路 信息
这 dac8043a 是 一个 12-位 乘以 d/一个 转换器 和 一个
非常 低 温度 系数. 它 包含 一个 r-2r 电阻
ladder 网络, 数据 输入 和 控制 逻辑, 和 二 数据
寄存器.
这 数字的 电路系统 形式 一个 接口 在 这个 串行 数据 能
是 承载 下面 微处理器 控制 在 一个 12-位 变换 regis-
ter 和 然后 transferred, 在 并行的, 至 这 12-位 dac 寄存器.
这 相似物 portion 的 这 dac8043a 包含 一个 inverted
r-2r ladder 网络 consisting 的 硅-chrome, 高级地-稳固的
(+50 ppm/
°
c) 薄的-影片 电阻器, 和 twelve pairs 的 nmos
电流-steering switches, 看 图示 18. 这些 switches steer
binarily weighted 电流 在 也 i
输出
或者 地; 这个 产量 一个
常量 电流 在 各自 ladder leg, regardless 的 数字的 输入
代号. 这个 常量 电流 结果 在 一个 常量 输入 resis-
tance 在 v
REF
equal 至 r. 这 v
REF
输入 将 是 驱动 用 任何
涉及 电压 或者 电流, 交流 或者 直流 那 是 在里面 这 限制
陈述 在 这 绝对 最大 比率.
10k
S1
20k
S2
20k
10k
S3
20k
10k
S12
20k
20k
*
*
10k
位 1 (msb) 位 2 位 3 位 12 (lsb)
R
反馈
V
REF
I
输出
地
数字的 输入
(switches 显示 为 数字的 输入 "高")
*these switches permanently "在"
图示 18. simplified dac 电路
这 twelve 输出 电流 steering nmos 场效应晶体管 switches 是 在
序列 和 各自 r-2r 电阻.
至 更远 确保 精度 横过 这 全部 温度 范围,
permanently “on” mos switches 是 包含 在 序列 和
这 反馈 电阻 和 这 r-2r ladder’s terminating 电阻.
图示 18 显示 这 location 的 这 序列 switches. 在 任何
测试 的 这 电阻 ladder 或者 r
反馈
(此类 作 新当选的
inspection), v
DD
必须 是 呈现 至 转变 “on” 这些 序列
switches.
动态 效能
输出 阻抗
这 dac8043a’s 输出 阻抗, 作 在 这 情况 的 这 输出
电容, varies 和 这 数字的 输入 代号. 这个 阻抗,
looking 后面的 在 这 i
输出
终端, 将 是 在 10 k
Ω
(这
反馈 电阻 alone 当 所有 数字的 输入 是 低) 和
7.5 k
Ω
(这 反馈 电阻 在 并行的 和 近似的 30 k
Ω
的 这 r-2r ladder 网络 阻抗 当 任何 单独的 位 逻辑
是 高). 静态的 精度 和 动态 效能 将 是
影响 用 这些 变化.
产品 信息
在 大多数 产品, 线性 取决于 在之上 这 潜在的 的 这
I
输出
和 地 管脚 正在 在 这 一样 电压 潜在的. 这
dac 是 连接 至 一个 外部 精确 运算 放大 反相的
输入. 这 外部 放大器 同相 输入 应当 是 系
直接地 至 地面 没有 这 偏差 电流 compensating
电阻. (看 计算数量 19 和 20.) 这 选择放大器应当
有 一个 低 输入 偏差 电流 和 低 逐渐变化 在 温度.
这 放大器 输入 补偿 电压 应当 是 nulled 至 较少 比
200 microvolts (较少 比 10% 的 1 lsb). 所有 grounded管脚
应当 系 至 一个 单独的 一般 地面 要点 至 避免 地面循环.
这 v
DD
电源 供应 应当 有 一个 低 噪音 水平的 和 ad-
同等看待 bypassing. 它 是 最好的 至 运作 这 dac8043a 从 这
相似物 电源 供应 和 grounds.
: 点此下载
