L7250
14/46
图示 2. inverted 时钟 串行 端口 定时 图解 (位 7, reg05h = 1)
note1: 在 writing 处理 l7250 latches 这 数据 在 这 sclk rising 边缘 (这 asic 是 writing 在 这 sclk
下落 边缘)
note2: 在 读 处理 l7250 takes 这 总线 控制 在 这 next sclk 下落 边缘 之后 这 8th sclkris-
ing 边缘
这 l7250 写 这 数据 在 这 sclk rising 边缘 和 它 是 expecting 这 asic 至 latches 这 数据 在 这 sclk
下落 边缘
note3: 这 id 号码 为 这 l7250 是 id1=id2=id3=1
R
W
ID 2
ID2 ID2 A2
A2
A1 A0 D7
D6
D5 D4 D3
D2
D1 D0
ID 2
ID2 ID2 A2
A2
A1 A0
D7
D6 D5 D4 D3 D2 D1
D0
SDATA
(write)
SDATA
(读)
SEN
SCLK
Tefcr
电话
Teh
Tcc
Tch
Tcl
Tcrer
Tvld
Tedh
l7250 takes 总线 控制
Tcds
Tcdh
Tdly