14 Am79C983A
初步的
COL
Collision
输入, 起作用的 低
当 这个 管脚 是 asserted 用 一个 外部 arbiter, 它 sig-
nifies 那 更多 比 一个 imr2 设备 是 起作用的 和 那
各自 imr2 设备 应当 发生 这 collision jam
sequence independently.
ECLK
总线 时钟
输入/输出
数据 transitions 在 这 expansion 总线 在 dat 是 syn-
chronized 至 这个 时钟. eclk 是 一个 10-mhz 输出 时钟
当 dat 是 transmitting 和 一个 10-mhz 输入 时钟
当 dat 是 接到. eclk 是 仅有的 使用 当 这 ex-
pansion 总线 是 运作 在 这 异步的 模式.
eclk 应当 是 terminated 至 地面 和 一个 1 k
Ω
resis-
tor.eclk 应当 是 ignored 在 这 同步的 模式.
毫安
CEN
mac 使能
输入, 起作用的 低
当 这个 管脚 是 asserted, 数据 在 这 expansion 总线 是
包含 在 mib statistics. 这个 是 典型地 使用 当 一个
毫安c 是 驱动 这 expansion 总线.
MATCHO
这个 管脚 应当 是 系 至 +5 v 通过 一个 1 k
Ω
±
10% 电阻.
MATCHI
这个 管脚 应当 是 系 至 +5 v 通过 一个 1 k
Ω
±
10% 电阻.
框架
小包装板盒 framing 信号
输入/输出, 起作用的 低
框架defines 这 beginning 和 终止 的 一个 小包装板盒.
框架indicates 有效的 数据 在 这 dat 管脚 当 这 ex-
pansion 总线 是 在 这 异步的 模式. 框架 是 一个
输出 在 这 imr2 设备 当 它 是 transmitting 在 这
expansion 总线. 它 是 一个 输入 在 所有 其它 imr2 设备.
XMODE
expansion 总线 模式
输入
xmode 确定 这 模式 的 这 expansion 总线.
xmode 应当 不 是 changed 之后 rst. 虽然
changing xmode 之后 rst 将 改变 这 expansion
b美国 模式, 这 运作 是 unpredictable. 因此, 它
是 推荐 那 xmode 是 系 也 高 或者
低, 取决于 在 这 desired expansion 总线 模式.
XENA
Port 使能
输入
xena sets 这 default 模式 的 这 端口. 它 是 使用
当 rsttransitions 从 低 至 高.
便条:
xena 仅有的 控制 这 default 状态. once
重置 是 完成, 这 enabling 和 disabling 的 端口
是 下面 软件 控制. 它 是 推荐 那
xena 是 系 也 高 或者 低, 取决于 在 这
desired default 状态.
小包装板盒 report 端口
PDAT
小包装板盒 report
输出, 高 阻抗
PDAt 输出 这 beginning portion 的 一个 小包装板盒 fol-
低ed 用 小包装板盒 状态 信息. 这 大小 的 这 是-
ginning portion 是 用户 可编程序的. 如果 一个 第二
包装et arrives 在之前 pdat finishes transmitting 状态
information, 这 第二 小包装板盒 和 相应的 sta-
tus 信息 是 不 transmitted 在 pdat. 这
包装et 是 aborted 在 collision.
PENAI
小包装板盒 report 使能 输入
输入, 起作用的 低
PENAIsenses 当 另一 设备 是 transmitting
over pdat.
PENAO
小包装板盒 report 使能 输出
输出, 起作用的 低, 打开 流
PENAO是真实 当 这 imr2 设备 是 transmitting
数据 在 pdat. 如果 一个 第二 小包装板盒 arrives 在之前 pdat
是 finished transmitting 状态 信息, penao re-
mains 起作用的 为 这 第二 小包装板盒.
PDRV
小包装板盒 驱动
输出, 起作用的 低
PDRV是 真实 当 这 imr2 设备 是 transmitting
数据 在 pdat. 如果 一个 第二 小包装板盒 arrives 在之前 pdat
是 finished transmitting 状态, pdrv 变得 false 之后
这 状态 是 transmitted.
PCLK
小包装板盒 report 时钟
输出, 高 阻抗
pclk 是 一个 10-mhz 时钟. pdat transitions 是 synchro-
nized 至 pclk.
XMODE 模式
1 异步的
0 同步的 (imr/imr+)
XENA Default
1 所有 端口 是 使能.
0 所有 端口 是 无能. 这 输出 驱动器
是 在 一个 高 阻抗 状态.
: 点此下载
