设备 组成公司的
LF3330
vertical 数字的 image 过滤
10
video imaging 产品
11/08/2001–lds.3330-m
T
能
14. L
IMIT
R
EGISTER
L
OADING
F
ORMAT
CF
11
CF
10
CF
9
CF
8
CF
7
CF
6
CF
5
CF
4
CF
3
CF
2
CF
1
CF
0
1st 文字 - 地址
1 1 1000000111
2nd 文字 - 数据
R RRR01100000
3rd 文字 - 数据
R RRR0*0111011
4th 文字 - 数据
R RRR10100100
5th 文字 - 数据
R RRR0**1110010
r = 保留. 必须 是 设置 至 “0”.
* 这个 位 代表 这 msb 的 这 更小的 限制.
** 这个 位 代表 这 msb 的 这 upper 限制.
T
能
13. S
ELECT
R
EGISTER
L
OADING
F
ORMAT
CF
11
CF
10
CF
9
CF
8
CF
7
CF
6
CF
5
CF
4
CF
3
CF
2
CF
1
CF
0
1st 文字 - 地址
0 1 1000000010
2nd 文字 - 数据
0 0 0000001111
配置 寄存器. 数据 值
003h 是 写 在 配置
寄存器 2. 表格 12 显示 一个
例子 的 加载 数据 在 一个
round 寄存器. 数据 值
7683f4a2h 是 写 在 round
寄存器 12. 表格 13 显示 一个
例子 的 加载 数据 在 一个 选择
寄存器. 数据 值 00fh 是 承载
在 选择 寄存器 2. 表格 14
显示 一个 例子 的 加载 数据
在 限制 寄存器 7. 数据 值
3b60h 是 承载 作 这 更小的 限制
和 72a4h 是 承载 作 这 upper
限制.
它 takes 9s 时钟 循环 至 加载 s
系数 sets 在 这 设备. 那里-
fore, 它 takes 2304 时钟 循环 至 加载
所有 256 系数 sets. 假设 一个
83 mhz 时钟 比率, 所有 256 系数
sets 能 是 updated 在 较少 比 27.7 µs,
这个 是 好 在里面 vertical blanking
时间. 它 takes 5s 时钟 循环 至 加载 s
round 或者 限制 寄存器. 因此, 它
takes 160 时钟 循环 至 更新 所有
round 和 限制 寄存器. 假设 一个
83 mhz 时钟 比率, 所有 round/限制
寄存器 能 是 updated 在 1.92 µs.
这 系数 banks 和 configura-
tion/控制 寄存器 是 不 承载
和 数据 直到 所有 数据 值 为
这 指定 地址 是 承载 在
这 lf 接口
TM
. 在 其它 words,
这 系数 banks 是 不 写
至 直到 所有 第八 coefficients 有
被 承载 在 这 lf 接口
TM
.
一个 round 寄存器 是 不 写 至
直到 所有 四 数据 值 是 承载.
之后 这 last 数据 值 是 承载,
这 接口 将 expect 一个 新
地址 值 在 这 next 时钟
循环. 之后 这 next 地址 值
是 承载, 数据 加载 将 begin
又一次 作 先前 discussed. 作
长 作 数据 是 承载 在 这
接口, ld 必须 仍然是 低.
之后 所有 desired 系数 banks
和 配置/控制寄存器
是 承载 和 数据, 这 lf
接口
TM
必须 是 无能. 这个 是
完毕 用 设置 ld 高 在 这 时钟
循环 之后 这 时钟 循环 这个
latches 这 last 数据 值. 它 是
重要的 那 这 lf 接口
TM
仍然是 无能 当 不 加载
数据 在 它.
: 点此下载
