首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:448875
 
资料名称:LF3330QC12
 
文件大小: 138.45K
   
说明
 
介绍:
Vertical Digital Image Filter
 
 


: 点此下载
  浏览型号LF3330QC12的Datasheet PDF文件第2页
2
浏览型号LF3330QC12的Datasheet PDF文件第3页
3
浏览型号LF3330QC12的Datasheet PDF文件第4页
4
浏览型号LF3330QC12的Datasheet PDF文件第5页
5

6
浏览型号LF3330QC12的Datasheet PDF文件第7页
7
浏览型号LF3330QC12的Datasheet PDF文件第8页
8
浏览型号LF3330QC12的Datasheet PDF文件第9页
9
浏览型号LF3330QC12的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
设备 组成公司的
LF3330
vertical 数字的 image 过滤
6
video imaging 产品
11/08/2001–lds.3330-m
F
IGURE
7. c
ONFIGURATION
/c
ONTROL
R
EGISTER
L
OADING
S
EQUENCE
地址
1
数据
1
地址
3
数据
4
config reg round 寄存器 限制 寄存器
CLK
LD
CF
11-0
W2
w1: 配置 寄存器 承载 和 新 数据 在 这个 rising 时钟 边缘.
W3 W4
w2: 选择 寄存器 承载 和 新 数据 在 这个 rising 时钟 边缘.
w3: round 寄存器 承载 和 新 数据 在 这个 rising 时钟 边缘.
数据
1
数据
3
数据
2
地址
4
数据
2
数据
1
选择 reg
地址
2
数据
1
w4: 限制 寄存器 承载 和 新 数据 在 这个 rising 时钟 边缘.
W1
数据
4
数据
3
3 设置 至 “0”. 任何 lf3330s 倾泻
位 0 的 配置 寄存器 3 设置
至 “1”. 当 不 cascading, 位 0 的
配置 寄存器 3 应当 是
设置 至 “0”.
它 是 重要的 至 便条 那 这 第一
乘法器 在 所有 倾泻 设备
应当 不 是 使用. 这个 是 因为
这 第一 乘法器 做 不 有 一个
线条 缓存区 在 front 的 它. 这 coeffi-
cient 值 sent 至 这 第一 multi-
plier 在 一个 倾泻 设备 应当 是
“0”.
Rounding
这 过滤 输出 将 是 rounded 用
adding 这 内容 的 一个 的 这
十六 round 寄存器 至 这 过滤
输出 (看 图示 4). 各自 round
寄存器 是 32 位 宽 和 用户-
可编程序的. 这个 准许 这 过滤’s
输出 至 是 rounded 至 任何 精确
必需的. 自从 任何 32-位 值 将
是 编写程序 在 这 round
寄存器, 这 设备 能 支持
complex rounding algorithms 作 好
作 标准 half-lsb rounding. rsl
3-0
确定 这个 的 这 十六 round
寄存器 是 使用 在 这 rounding
运作. 一个 值 的 0 在 rsl
3-0
选择 round 寄存器 0. 一个 值 的 1
选择 round 寄存器 1 和 所以 在.
RSL
3-0
将 是 changed 每 时钟
循环 如果 desired. 这个 准许 这
rounding algorithm 至 是 changed
每 时钟 循环. 这个 是 有用的 当
过滤 interleaved 数据. 如果 rounding
是 不 desired, 一个 round 寄存器 应当
是 承载 和 0 和 选择 作 这
寄存器 使用 为 rounding. round
寄存器 加载 是 discussed 在 这
lf 接口
TM
部分.
输出 选择
这 文字 宽度 的 这 过滤 输出
是 32 位. 不管怎样, 仅有的 16 位
将 是 sent 至 dout
15-0
. 这 选择
电路系统 确定 这个 16 位
是 passed (看 表格 1). 那里 是
十六 选择 寄存器 这个 控制
这 选择 电路系统. 各自 选择
寄存器 是 5 位 宽 和 用户-
可编程序的. rsl
3-0
确定
这个 的 这 十六 选择 寄存器
是 使用 在 这 选择 电路系统.
选择 寄存器 0 是 选择 用 加载
一个 0 在 rsl
3-0
. 选择 寄存器 1 是
选择 用 加载 一个 1 在 rsl
3-0
所以 在. rsl
3-0
将 是 changed 每
时钟 循环 如果 desired. 这个 准许
这 16-位 window 至 是 changed
每 时钟 循环. 这个 是 有用的
当 过滤 interleaved 数据.
选择 寄存器 加载 是 discussed
在 这 lf 接口
TM
部分.
地址
1
COEF
0
COEF
7
地址
2
COEF
0
COEF
7
地址
3
COEF
0
COEF
7
系数 设置 1 系数 设置 2 系数 设置 3
CLK
LD
CF
11-0
W1
w1: 系数 设置 1 写 至 系数 banks 在 这个 时钟 循环.
W2 W3
w2: 系数 设置 2 写 至 系数 banks 在 这个 时钟 循环.
w3: 系数 设置 3 写 至 系数 banks 在 这个 时钟 循环.
F
IGURE
6. c
OEFFICIENT
B
ANK
L
OADING
S
EQUENCE
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com