设备 组成公司的
video imaging 产品
11
LF3310
horizontal / vertical 数字的 image 过滤
11/08/2001-lds.3310-h
vertical rounding
这 vertical 过滤 输出 将 是
rounded 用 adding 这 内容 的
一个 的 这 十六 vertical round
寄存器 至 这 vertical 过滤 输出
(看 图示 11). 各自 round 寄存器 是
32-位 宽 和 用户-可编程序的.
这个 准许 这 过滤’s 输出 至 是
rounded 至 任何 精确 必需的.
自从 任何 32-位 值 将 是
编写程序在 这 round 寄存器,
这 设备 能 支持 complex
rounding algorithms 作 好 作
标准 half-lsb rounding.
VRSL
3-0
确定 这个 的 这
十六 vertical round 寄存器 是
使用 在 这 rounding 运作. 一个
值 的 0 在 vrsl
3-0
选择 vertical
round 寄存器 0. 一个 值 的 1 选择
vertical round 寄存器 1 和 所以 在.
VRSL
3-0
将 是 changed 每 时钟
循环 如果 desired. 这个 准许 这
rounding algorithm 至 是 changed
每 时钟 循环. 这个 是 有用的 当
过滤 interleaved 数据. 如果 rounding
是 不 desired, 一个 round 寄存器 应当
是 承载 和 0 和 选择 作 这
寄存器 使用 为 rounding. round
寄存器 加载 是 discussed 在 这 lf
接口
TM
部分.
vertical 选择
这 文字 宽度 的 这 vertical 过滤
输出 是 32-位. 不管怎样, 仅有的
12-位 将 是 sent 至 这 过滤
输出. 这 vertical 过滤 选择
电路系统 确定 这个 12-位 是
passed (看 表格 1). 这 vertical
选择 寄存器 控制 这 vertical
选择 电路系统. 那里 是 十六
vertical 选择 寄存器. 各自 选择
寄存器 地址 (十六进制)
0 800
1 801
14 80E
15 80F
T
能
9. h
RZ
. r
OUND
R
EGISTERS
寄存器 地址 (十六进制)
0 C00
1 C01
14 C0E
15 C0F
T
能
11. h
RZ
. l
IMIT
R
EGISTERS
寄存器 地址 (十六进制)
0 A00
1 A01
14 A0E
15 A0F
T
能
12. v
RT
. r
OUND
R
EGISTERS
寄存器 地址 (十六进制)
0 E00
1 E01
14 E0E
15 E0F
T
能
14. v
RT
. l
IMIT
R
EGISTERS
寄存器 是 5-位 宽 和
用户-可编程序的. vrsl
3-0
deter-
mines 这个 的 这 十六 vertical
选择 寄存器 是 使用 在 这 vertical
选择 电路系统. 一个 值 的 0 在
VRSL
3-0
选择 vertical 选择 寄存器
0. 一个 值 的 1 选择 vertical 选择
寄存器 1 和 所以 在. vrsl
3-0
将 是
changed 每 时钟 循环 如果 desired.
这个 准许 这 12-位 window 至 是
changed 每 时钟 循环. 这个 是
有用的 当 过滤 interleaved
数据. 选择 寄存器 加载 是
discussed 在 这 lf 接口
TM
部分.
vertical 限制的
一个 输出 限制的 函数 是 pro-
vided 为 这 输出 的 这 vertical
过滤. 这 vertical 限制 寄存器
决定 这 有效的 范围 的 输出
值 当 限制的 是 使能 (位 0
在 配置 寄存器 5). 那里
11 10 9 描述
0 0 0 系数 banks
0 0 1 配置 寄存器
0 1 0 horizontal 选择 寄存器
0 1 1 vertical 选择 寄存器
1 0 0 horizontal round 寄存器
1 0 1 vertical round 寄存器
1 1 0 horizontal 限制 寄存器
1 1 1 vertical 限制 寄存器
T
能
8. hcf/vcf
11-9
D
ECODE
是 十六 24-位 vertical 限制
寄存器. vrsl
3-0
确定 这个
vertical 限制 寄存器 是 使用 在
这 限制 运作. 一个 值 的 0 在
VRSL
3-0
选择 vertical 限制 寄存器
0. 一个 值 的 1 选择 vertical 限制
寄存器 1 和 所以 在. 各自 限制
寄存器 包含 两个都 一个 upper 和
更小的 限制 值. 如果 这 值 喂养 至
这 限制的 电路系统 是 较少 比 这
更小的 限制, 这 更小的 限制 值 是
passed 作 这 过滤 输出. 如果 这
值 喂养 至 这 限制的 电路系统 是
更好 比 这 upper 限制, 这 upper
限制 值 是 passed 作 这 过滤 输出.
VRSL
3-0
将 是 changed 每 时钟
循环 如果 desired. 这个 准许 这 限制
范围 至 是 changed 每 时钟 循环.
这个 是 有用的 当 过滤 interleaved
数据. 当 加载 限制 值 在
这 设备, 这 upper 限制 必须 是
更好 比 这 更小的 限制. 限制
寄存器 加载 是 discussed 在 这 lf
接口
TM
部分.
寄存器 地址 (十六进制)
0 400
1 401
14 40E
15 40F
T
能
10. h
RZ
. s
ELECT
R
EGISTERS
寄存器 地址 (十六进制)
0 600
1 601
14 60E
15 60F
T
能
13. v
RT
. s
ELECT
R
EGISTERS
: 点此下载
