飞利浦 半导体
lpc2292/lpc2294
16/32-位 arm 微控制器 和 外部 记忆 接口
初步的 数据 rev. 01 — 05 二月 2004 21 的 40
9397 750 12748
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
6.14 UARTs
这 lpc2292/lpc2294 各自 包含 二 uarts. 一个 UART 提供 一个 全部 modem
控制 handshake 接口, 这 其它 提供 仅有的 transmit 和 receive 数据 线条.
6.14.1 特性
•
16 字节 receive 和 transmit fifos.
•
寄存器 locations 遵从 至 ‘550 工业 标准.
•
接受者 先进先出 触发 点 在 1, 4, 8, 和 14 字节
•
建造-在 波特 比率 发生器.
•
标准 modem 接口 信号 包含 在 uart1.
6.15 I
2
c 串行 i/o 控制
I
2
c 是 一个 bi-directional 总线 为 inter-ic 控制 使用 仅有的 二 线: 一个 串行 时钟 线条
(scl), 和 一个 串行 数据 线条 (sda). 各自 设备 是 公认的 用 一个 唯一的 地址
和 能 运作 作 也 一个 接受者-仅有的 设备 (e.g. 一个 lcd 驱动器 或者 一个 传输者
和 这 能力 至 两个都 receive 和 send 信息 (此类 作 记忆).
传输者 和/或者 接受者 能 运作 在 也 主控 或者 从动装置 模式, 取决于
在 whether 这 碎片 有 至 initiate 一个 数据 转移 或者 是 仅有的 addressed. i
2
c 是 一个
multi-主控 总线, 它 能 是 控制 用 更多 比 一个 总线 主控 连接 至 它.
I
2
c 执行 在 lpc2292/lpc2294 支持 位 比率 向上 至 400 kbit/s (快 i
2
c).
6.15.1 特性
•
标准 i
2
c 一致的 总线 接口.
•
容易 至 configure 作 主控, 从动装置, 或者 主控/从动装置.
•
可编程序的 clocks 准许 多功能的 比率 控制.
•
双向的 数据 转移 在 masters 和 slaves.
•
multi-主控 总线 (非 central 主控).
•
arbitration 在 同时发生地 transmitting masters 没有 corruption 的
串行 数据 在 这 总线.
•
串行 时钟 同步 准许 设备 和 不同的 位 比率 至 communicate
通过 一个 串行 总线.
•
串行 时钟 同步 能 是 使用 作 一个 handshake mechanism 至 suspend
和 重新开始 串行 转移.
•
这 i
2
c 总线 将 是 使用 为 测试 和 diagnostic 目的.
6.16 spi 串行 i/o 控制
这 lpc2292/lpc2294 各自 包含 二 spis. 这 spi 是 一个 全部 duplex 串行
接口, 设计 至 是 能 至 handle 多样的 masters 和 slaves 连接 至 一个
给 总线. 仅有的 一个 单独的 主控 和 一个 单独的 从动装置 能 communicate 在 这 接口
在 一个 给 数据 转移. 在 一个 数据 转移 这 主控 总是 发送 一个 字节 的
数据 至 这 从动装置, 和 这 从动装置 总是 发送 一个 字节 的 数据 至 这 主控.
: 点此下载
