LT5546
9
5546f
APPLICATIOs i 为 atio
WUUU
扩展 增益 控制 范围 的 –23db 至 57db. 这 v
CTRL
管脚 是 一个 非常 敏感的 输入 因为 的 它的 高 输入
阻抗 和 因此 应当 是 好 shielded. 信号
pickup 在 这 v
CTRL
管脚 能 含铅的 至 spurs 和 增加
噪音 floor 在 这 i/q baseband 输出. 它 能 降级 这
线性 效能 和 它 能 导致 asymmetry 在 这
二-声调 测试. 如果 控制 速 是 不 重要的, 1
µ
F
绕过 电容 是 推荐 在 v
CTRL
和
地面.
一个 快 responding 顶峰 探测器 是 连接 至 这 vga
输入, 敏感的 至 信号 水平 在之上 这 信号 水平
在哪里 这 vga 是 运行 在 这 直线的 范围. 它 是 起作用的
从 –22dbm 向上 至 5dbm 如果 输入 信号 水平. 这 直流
输出 电压 的 这个 探测器 (如果 det) 能 是 使用 用 这
baseband 控制 至 quickly 决定 这 存在 的
一个 强 输入 水平的 在 这 desired 频道, 和 调整 增益
accordingly. 图示 3a 显示 这 simplified 电路 sche-
matic 的 这 如果 det 输出.
i/q demodulators
这 quadrature demodulators 是 翻倍 保持平衡 混合-
ers, 向下-converting 这 amplified 如果 信号 从 这 vga
在 i/q baseband 信号. 这 quadrature lo 信号 是
发生 内部 从 一个 翻倍 频率 外部 cw
信号. 这 名义上的 输出 电压 的 这 差别的 i/q
baseband 信号 应当 是 设置 至 0.8v
p-p
或者 更小的,
取决于 在 这 线性 (所需的)东西. 这 magnitudes
的 i 和 q 是 好 matched 和 它们的 阶段 是 90
°
apart.
quadrature lo 发生器
这 quadrature lo 发生器 组成 的 一个 分隔-用-二
电路 和 lo 缓存区. 一个 输入 信号 (2xlo) 和 两次
这 desired 如果 信号 频率 是 使用 作 这 时钟 为 这
分隔-用-二 电路, producing 这 quadrature lo 信号
为 这 demodulators. 这 输出 是 缓冲 和 然后
驱动 这 向下-converting mixers. 和 一个 全部地 差别的
approach, 这 quadrature lo 信号 是 好 matched.
第二 调和的 内容 (或者 高等级的 顺序 甚至 harmon-
ics) 在 这 外部 2xlo 信号 能 降级 这 90
°
阶段
变换 在 i 和 q. 因此, 此类 内容 应当 是
使减少到最低限度. 在 使不能运转 或者 备用物品 模式, 这 分隔-用-二
平台 是 powered 向下. 之后 enabling 这 电路, 这 阶段
relation 在 这 如果 信号 和 这 baseband (i 或者 q)
信号 能 是 也 0
°
或者 180
°
, 自从 这 电路 不能
distinguish 在 这 二 subsequent 完全同样的 sinusoi-
dal 波形 的 这 2xlo 输入 信号. 这 阶段 rela-
tion 在 i 和 q 是 总是 90
°
, i.e. i 总是 leads q 用
90
°
. 图示 3b 显示 这 simplified 电路 图式 的
这 2xlo 输入. 取决于 在 这 应用, 不同的
2xlo 输入 相一致 网络 能 是 选择. 在 图示
4, 三 examples 是 给. 这 第一 网络 提供 这
最好的 2xlo 输入 敏锐的 因为 它 能 boost 这 2xlo
差别的 输入 信号 使用 一个 narrow-带宽 resonant ap-
proach. 这 第二 网络 给 一个 宽-带宽 相一致, 但是
这 2xlo 输入 敏锐的 是 关于 2db 更小的. 这 第三
网络 给 一个 简单的 和 较少 expensive 宽-带宽
相一致, 但是 2xlo 输入 敏锐的 drops 用 关于 9db. 这
如果 输入 敏锐的 doesn’t 改变 significantly 使用 任何
的 这 三 2xlo 相一致 网络.
baseband 电路
这 baseband 电路 组成 的 i/q 低-通过 过滤, i/q
hard limiters (clippers) 和 i/q 输出 缓存区. 这 hard
limiters 运作 作 直线的 放大器 正常情况下. 不管怎样, 如果
一个 高 水平的 输入 temporarily overloads 一个 直线的 放大器,
然后 这 电路 将 限制 symmetrically, 这个 将 帮助 至
阻止 这 输出 缓存区 从 overloading. 这个 speeds
图示 3a. simplified 电路 图式 的 这
如果 det 输出 和 图示 3b. 这 2xlo 输入
3.8k
1k
8k 8k
5546 f03
如果 det
V
CC
V
CC
+
–
400mV
2xLO
+
2xLO
–
(3a)
(3b)
图示 4. 2xlo 输入 相一致 网络 为 4a) narrow 带宽
tuned 至 570mhz, 4b) 宽 带宽, 4c) single-ended 宽 带宽
39nH
5546 f04
至 2xlo
+
至 2xlo
+
至 2xlo
–
至 2xlo
–
2xLO
输入
2xLO
输入
2xLO
输入
240
Ω
1:4
3.3pf
100pF
100pF
3.3pf
56
Ω
(4a)
(4b) (4c)
至 2xlo
+
至 2xlo
–
: 点此下载
