LT5502
8
典型 applicatio s
U
图示 3. evaluation 电路 图式 和 i/q 输出 缓存区
–
+
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
Q
输出
+
Q
输出
–
V
CC
地
地
2XLO
+
2XLO
–
V
CC
V
CC
RSSI
地
IFt
–
I
输出
+
I
输出
–
地
V
CC
地
如果
+
如果
–
地
地
EN
STBY
IFt
+
÷
2
U1
LT5502
T1
jtx-4-10t
1:4
迷你-电路
4:1
迷你-电路
如果
在
R10
5.11k
R7
49.9
R3
240
Ω
R2
20k
R1
20k
R9
51.1k
C12
1.8pf
R13
5.11k
C16
1.8pf
C5
22nF
R4
240
Ω
C10
1
µ
F
C1
1
µ
F
C9
1
µ
F
C24
10
µ
F
C20
1
µ
F
C25
10
µ
F
C2
1nF
SW1
1 = en
2 = stby
1
6
1
6
–
+
7 7
6 6
4 4
3
2
3
2
J2
I
输出
I
输出
+
I
输出
–
Q
输出
+
Q
输出
–
Q
输出
J1
T2
jtx-4-10t
J4
C23
1
µ
F
C19
22nF
C11
1
µ
F
C4
1nF
C3
1nF
C18
1
µ
F
C7
1.8pf
C13
1
µ
F
R16
49.9
J3
C17
1
µ
F
U2
LT1809CS
U3
LT1809CS
L1
C8
R17
如果 interstage
optional 电路
RSSI
V
CC2
V
CC1
V
CC2
R6
2.55k
C15
1
µ
F
R12
2.55k
R8
51.1k
R14
51.1k
C14
1
µ
F
R15
51.1k
2XLO
5502 f02