12 ispmach 4a 家族
便条:
1. 极性 的 clk/le 能 是 编写程序
虽然 这 macrocell 显示 仅有的 一个 输入 至 这 寄存器, 这 xor 门 在 这 逻辑 allocator
准许 这 d-, t-类型 寄存器 至 emulate j-k, 和 s-r behavior. 在 这个 case, 这 有 产品
条款 是 分隔 在 j 和 k (或者 s 和 r). 当 configured 作 j-k, s-r, 或者 t-type, 这
extra 产品 期 必须 是 使用 在 这 xor 门 输入 为 flip-flop emulation. 在 任何 寄存器
类型, 这 极性 的 这 输入 能 是 编写程序.
这 时钟 输入 至 这 flip-flop 能 选择 任何 的 这 四 pal 块 clocks 在 同步的 模式,
和 这 额外的 选择 的 也 极性 的 一个 单独的 产品 期 时钟 在 这
异步的 模式.
这 initialization 电路 取决于 在 这 模式. 在 同步的 模式 (图示 7), 异步的
重置 和 preset 是 提供, 各自 驱动 用 一个 产品 期 一般 至 这 全部 pal 块.
表格 8. 寄存器/获得 运作
Configuration 输入(s) clk/le
1
Q+
d-类型 寄存器
D=X
D=0
D=1
0,1,
↓ (↑)
↑ (↓)
↑ (↓)
Q
0
1
t-类型 寄存器
T=X
T=0
T=1
0, 1,
↓ (↑)
↑ (↓)
↑ (↓)
Q
Q
Q
d-类型 获得
D=X
D=0
D=1
1(0)
0(1)
0(1)
Q
0
1
电源-向上
重置
AP
d/t/l
AR
Q
pal-块
Initialization
产品 条款
一个. 电源-向上 重置
电源-向上
Preset
AP
d/l
pal-块
Initialization
产品 条款
AR
Q
17466g-012 17466g-013
图示 7. 同步的 模式 initialization configurations
b. 电源-向上 preset