Publication#
17466
rev:
M
amendment/
0
公布 日期:
march 2000
mach 4 cpld 家族
高 效能 e
2
CMOS
®
在-系统 可编程序的 逻辑
特性
◆
高-效能, e
2
cmos 3.3-v &放大; 5-v cpld families
◆
有伸缩性的 architecture 为 迅速 逻辑 设计
— 极好的 第一-时间-合适
TM
和 refit 特性
— SpeedLocking
TM
效能 为 有保证的 fixed 定时
— central, 输入 和 输出 转变 matrices 为 100% routability 和 100% 管脚-输出 保持
◆
高 速
— 7.5ns t
PD
商业的 和 10ns t
PD
工业的
— 111.1mhz f
CNT
◆
32 至 256 macrocells; 32 至 384 寄存器
◆
44 至 256 管脚 在 plcc, pqfp, tqfp 和 bga 包装
◆
有伸缩性的 architecture 为 一个 宽 范围 的 设计 样式
— d/t 寄存器 和 latches
— 同步的 或者 异步的 模式
— 专心致志的 输入 寄存器
— 可编程序的 极性
— 重置/ preset swapping
◆
先进的 能力 为 容易 系统 integration
— 3.3-v &放大; 5-v 电子元件工业联合会-一致的 行动
— jtag (ieee 1149.1) 一致的 为 boundary scan 测试
— 3.3-v &放大; 5-v jtag 在-系统 程序编制
— pci 一致的 (-7/-10/-12 速 grades)
— safe 为 mixed 供应 电压 系统 设计
— 总线-friendly
TM
输入 和 i/os
— 可编程序的 安全 位
— 单独的 输出 回转 比率 控制
◆
先进的 e
2
cmos 处理 提供 高-效能, 费用-有效的 解决方案
◆
supported 用 ispdesignexpert
TM
软件 为 迅速 逻辑 开发
— 支持 hdl 设计 methodologies 和 结果 优化 为 mach 4
— flexibility 至 adapt 至 用户 (所需的)东西
— 软件 partnerships 那 确保 客户 success
◆
lattice 和 第三-群 硬件 程序编制 支持
— LatticePRO
TM
软件 为 在-系统 programmability 支持 在 pcs 和 automated 测试
设备
— 程序编制 支持 在 所有 主要的 programmers 包含 数据 i/o, bp microsystems, advin,
和 系统 一般
: 点此下载
