M50LPW040
2/36
图示 2. 逻辑 图解 (一个/一个 mux 接口)
AI05436
11
RC
dq0-dq7
V
CC
M50LPW040
IC
V
SS
8
G
W
RB
RP
a0-a10
V
PP
描述
这 m50lpw040 是 一个 4 mbit (512kb x8) 非-
易变的 记忆 那 能 是 读, erased 和
reprogrammed. 这些 行动 能 是
执行 使用 一个 单独的 低 电压 (3.0 至 3.6v)
供应. 为 快 程序编制 和 快 erasing 在
生产 线条 一个 optional 12v 电源 供应 能
是 使用 至 减少 这 程序编制 和 这
erasing 时间.
这 记忆 是 分隔 在 blocks 那 能 是
erased independently 所以 它 是 可能 至 preserve
有效的 数据 当 old 数据 是 erased. blocks 能 是
保护 individually 至 阻止 意外的
程序 或者 擦掉 commands 从 modifying 这
记忆. 程序 和 擦掉 commands 是
写 至 这 command 接口 的 这 记忆.
一个 在-碎片 程序/擦掉 控制 使简化
这 处理 的 程序编制 或者 erasing 这
记忆 用 带去 小心 的 所有 的 这 特定的
行动 那 是 必需的 至 更新 这 记忆
内容. 这 终止 的 一个 程序 或者 擦掉 运作
能 是 发现 和 任何 错误 情况
identified. 这 command 设置 必需的 至 控制
这 记忆 是 consistent 和 电子元件工业联合会 standards.
二 不同的 总线 接口 是 supported 用 这
记忆. 这 primary 接口 是 这 低 管脚
计数 (或者 lpc) 标准 接口. 这个 有 被
设计 至 除去 这 需要 为 这 isa 总线 在
图示 3. tsop 连接
AI05437
A1
A0
DQ0
A7
A4 A3
A2
A6
A5
A9
A8
W
V
SS
V
CC
DQ7
G
RB
DQ5
DQ1
DQ2
DQ3
DQ4
DQ6
一个/一个 mux
一个/一个 mux
ID1
LAD1
LAD2
GPI3
TBL
ID2
GPI0
WP
NC
V
CC
NC
ic (v
IL
)
RFU
GPI4
NC
V
SS
LFRAME
RFU
LAD3
V
SS
V
CC
RFU
RFU
NC
CLK
RP
NC
V
PP
V
CC
NC
M50LPW040
10
1
11
20 21
30
31
40
RFU
NC INIT
NC RFU
GPI2 LAD0
GPI1 ID0
V
SS
NC
NC
NC
ic (v
IH
)
NC
NC
NC
NC
RC
RP
V
PP
V
CC
NC
A10
V
SS
V
SS
V
CC
: 点此下载
