18 am79c02/03/031(一个) 数据 薄板
主控 时钟
为 2.048 mhz ±100 ppm 或者 4.096 mhz ±100 ppm 运作:
注释:
1. dclk 将 是 stopped 在 这 高 或者 低 状态 indefinitely 没有 丧失 的 信息. 如果 cs
制造 一个 转变 至 这 低
状态, 这 last 字节 received 是 interpreted 用 这 微处理器 接口 逻辑.
2. 这 pcm 时钟 (pclk) 频率 必须 是 一个 integer 多样的 的 这 框架 同步 (fs) 频率 和 同步的 至 这 mclk
频率. 这 真实的 pclk 比率 是 依赖 在 这 号码 的 途径 allocated 在里面 一个 框架. 这 dslac 支持 2
–
128 途径. 一个 pclk 的 1.544 mhz 能 是 使用 为 标准 美国 传递 系统. 这 最小 时钟 频率 是
128 khz.
3. TSC
是 delayed 从 fs 用 一个 典型 值 的 n
•
t
PCY
, 在哪里 n 是 这 值 贮存 在 这 时间/时钟-slot 寄存器.
4. 那里 是 一个 特定的 conflict 发现 电路系统 那 阻止 高-电源 消耗 从 occurring 当 这 dxa 或者 dxb 管脚
的 二 dslac 设备 是 系 一起 和 一个 dslac 设备 开始 至 transmit 在之前 这 其它 有 gone 在 一个 高-
阻抗 状态.
5. 这 第一 数据 位 是 使能 在 这 下落 边缘 的 cs
或者 在 这 下落 边缘 的 dclk, whichever occurs last.
6. t
TSO
是 定义 作 这 时间 在 这个 这 输出 achieves 这 打开 电路 情况.
7. 这 dslac 设备 需要 40 循环 的 这 8 mhz 内部的 时钟 (5 µs) 在 sio 行动. 如果 这 mpi 是 正在 accessed
当 这 mclk 输入 是 不 起作用的, 一个 碎片 选择 止 时间 的 20 µs 是 必需的.
切换 波形
输入 和 输出 波形 为 交流 tests
主控 时钟 定时
非. 标识 参数 最小值 典型值 最大值 单位
35 t
MCY
主控 时钟 时期 (2.048 mhz) 488.23 488.28 488.33
ns
主控 时钟 时期 (4.096 mhz) 244.11 244.14 244.17
36 t
MCR
上升 时间 的 时钟 15
37 t
MCF
下降 时间 的 时钟 15
38 t
MCH
mclk 高 脉冲波 宽度 (2.048 mhz) 200
mclk 高 脉冲波 宽度 (4.096 mhz) 80
39 t
MCL
mclk 低 脉冲波 宽度 (2.048 mhz) 200
mclk 低 脉冲波 宽度 (4.096 mhz) 80
Te s t
Points
2.0
0.8
2.0
0.8
2.4
0.45
09875h-012
09875h-013
35
36
39
38
37
V
IH
V
IL
: 点此下载
