mc10ep445, mc100ep445
http://onsemi.com
14
这 同步的 cken(管脚 3) 应用 和 在 least 一个
时钟 循环 脉冲波 长度 将 使不能运转 这 内部的 时钟
信号. 这 同步的 cken将 suspend 所有 的 这
设备 activities 和 阻止 runt 脉冲 从 正在
发生.这 rising 边缘 的 ckenfollowed 用 这 下落
边缘 的clk 将 suspend 所有 activities. 这 第一 数据 位 将
时钟 在 这 rising 边缘, 自从 这 下落 边缘 的 cken
followed 用 这 下落 边缘 的 这 新当选的 时钟 triggers
这 enabling 的 这 内部的 处理. (看 图示 11)
CLK
PCLK
内部的 时钟
无能
内部的 时钟
使能
图示 11. 定时 图解 和 cken 和 cksel 高
CKSEL
CKEN
这 差别的 pclk 输出 (管脚 22 和 23) 是 一个 文字
framer和 能 帮助 这 用户 至 同步 这 并行的 数据
输出. 在 cksel 低 运作, 这 pclk 将
提供 一个 分隔 用4-时钟频率, 这个 frames 这
串行 数据 在 时期 的 pclk 输出. likewise 在
CKSEL高 运作, 这 pclk 将 提供 一个 分隔 用
8-时钟 频率.
这 v
BB
管脚, 一个 内部 发生 电压 供应, 是
有 至 这个 设备 仅有的. 为 single–ended 输入
情况, 这 unused 差别的 输入 是 连接 至
vbb 作 一个 切换 涉及 电压. v
BB
将 也 rebias
交流 结合 输入. 当 使用, 分离 v
BB
和 v
CC
通过
一个 0.01
f 电容, 这个 将 限制 这 电流 sourcing 或者
sinking 至 0.5ma. 当 不 使用, v
BB
应当 是 left 打开.
也,两个都 输出 的 这 差别的 一双 必须 是 terminated
(50
至 v
TT
= v
CC
– 2 v) 甚至 如果 仅有的 一个 输出 是 使用.
: 点此下载
