MOTOROLA
m68060 用户’s 手工的
1-1
部分 1
介绍
这 superscalar mc68060 代表 一个 新 线条 的 motorola 微处理器 产品. 这
第一 一代 的 这 m68060 产品 线条 组成 的 这 mc68060, mc68lc060, 和
mc68ec060. 所有 三 微处理器 提供 superscalar integer 效能 的 在 100
mips 在 66 mhz. 这 mc68060 comes 全部地 配备 和 两个都 一个 floating-要点 单位 (fpu)
和 一个 记忆 管理 单位 (mmu) 为 高-效能 embedded 控制 和 desk-
顶 产品. 为 费用-敏感的 embedded 控制 和 desktop 产品 在哪里 一个
mmu 是 必需的, 但是 这 额外的 费用 的 一个 fpu 是 不 justified, 这 mc68lc060 提供
高-效能 在 一个 低 费用. specifically 设计 为 低-费用 embedded 控制 appli-
cations, 这 mc68ec060 排除 两个都 这 fpu 和 mmu, permitting designers 至 lever-
age mc68060 效能 当 avoiding 这 费用 的 unnecessary 特性. 全部地
这个 产品 brief, 所有 references 至 这 mc68060 也 谈及 至 这 mc68lc060 和 这
mc68ec060, 除非 否则 指出.
leveraging 许多 的 这 一样 效能 增强 使用 用 risc 设计 作 好
作 供应 革新的 architectural 技巧, 这 mc68060 harnesses 新 水平 的 每-
formance 为 这 m68000 家族. 包含 2.5 million 晶体管 在 一个 单独的 片 的 sil-
icon, 这 mc68060 雇用 一个 深的 pipeline, 双 公布 superscalar 执行, 一个 branch
cache, 一个 高-效能 floating-要点 单位 (mc68060 only), 第八 kbytes 各自 的 on-chip
操作指南 和 数据 caches, 和 双 在-碎片 要求 paging mmus (mc68060 和
mc68lc060 仅有的). 这 mc68060 准许 同时发生的 执行 的 二 integer 说明
(或者 一个 integer 和 一个 float 操作指南) 和 一个 branch 操作指南 在 各自 时钟.
这 mc68060 特性 一个 全部 内部的 harvard architecture. 这 操作指南 和 数据 caches
是 设计 至 支持 concurrent 操作指南 fetch, operand 读 和 operand 写 谈及-
ences 在 每 时钟. 独立的 8-kbyte 操作指南 和 8-kbyte 数据 caches 能 是 frozen
至 阻止 allocation 在 时间-核心的 代号 或者 数据. 这 独立 nature 的 这 caches
准许 操作指南 stream fetches, 数据-stream fetches, 和 外部 accesses 至 出现
同时发生地 和 操作指南 执行. 这 operand 数据 cache 是 四-方法 banked 至
准许 同时发生的 读 和 写 进入 各自 时钟.
一个 非常 高 带宽 内部的 记忆 系统 结合 和 这 紧凑的 nature 的 这
m68000 家族 代号 准许 这 mc68060 至 达到 极其 高 水平 的 效能,
甚至 当 运行 从 低-费用 记忆 此类 作 一个 32-位 宽 动态 随机的 进入
记忆 系统.
说明 是 fetched 从 这 内部的 cache 或者 外部 记忆 用 一个 四-平台 instruc-
tion fetch pipeline. 这 mc68060 能变的-长度 操作指南 系统 是 内部 解码
在 一个 fixed-长度 描述 和 channeled 在 一个 操作指南 缓存区. 这 操作指南
缓存区 acts 作 一个 先进先出 这个 提供 一个 解耦 mechanism 在 这 操作指南 fetch
: 点此下载
