介绍
MOTOROLA
m68060 用户’s 手工的
1-5
architectural 最好的部分 的 这 mc68060 包含:
• 四-平台 操作指南 fetch 单位 (ifu)
— 64-entry 操作指南 地址 转变 cache (atc), 有组织的 作 4-方法 设置-
associative, 为 快 模拟的-至-物理的 地址 translations
— 8- kbyte, 4-方法 设置-associative, physically-mapped 操作指南 cache
—256-entry, 4-方法 设置-associative, virtually-编排 branch cache, 这个 predicts
这 方向 的 分支 为基础 在 它们的 past 执行 history
—96-字节 先进先出 操作指南 缓存区 至 准许 解耦 的 这 ifp 和 oeps
• 四-平台 执行 pipelines featuring primary pipeline (poep), secondary pipe-
线条 (soep), 和 寄存器 文件 (rgf) containing 程序-visible 一般 寄存器
— 64-entry operand 数据 atc, 有组织的 作 4-方法 设置-associative, 为 快 virtual-
至-物理的 地址 translations
— 8- kbyte, 4-方法 设置-associative, physically-mapped operand 数据 cache
— 这 operand 数据 cache 是 有组织的 在 一个 banked 结构 至 准许 同时发生的
读/写 accesses
— integer execute engines 优化 至 执行 大多数 操作指南 executions 在 一个
单独的 机器 循环
—floating-要点 execute engine, 和 floating-要点 寄存器 文件, 优化 为 per-
formance 和 扩展-精确-宽 内部的 datapaths.
—four-entry store 缓存区 和 一个-entry 推 缓存区 那 提供 这 效能
特性 的 解耦 这 处理器 pipeline 从 外部 记忆 为 确实
cache 模式 的 运作.
这个 pipeline architecture 支持 极其 高 数据 转移 比率 在里面 这 mc68060
处理器. 这 在-碎片 操作指南 和 operand 数据 caches 提供 600 mbytes/秒 @ 50
mhz 至 这 pipelines, 当 这 integer execute engines 能 支持 sustained 转移 比率
的 1.2 gbytes/秒.
1.4 处理器 overview
这 下列的 paragraphs 提供 一个 一般 描述 的 这 mc68060.
1.4.1 函数的 blocks
图示 1-1 illustrates 一个 simplified 块 图解 的 这 mc68060.