介绍
1-6
m68060 用户’s 手工的
MOTOROLA
这 architecture 的 这 mc68060 处理器 是 执行 在 这 下列的 主要的 blocks:
• 执行 单位
—instruction fetch 单位
—integer 单位
—FPU
• 记忆 单位
—instruction 记忆 单位
• 操作指南 atc
• 操作指南 cache
• 操作指南 cache 控制
—data 记忆 单位
• 数据 atc
• 数据 cache
• 数据 cache 控制
• 总线 控制
这些 主要的 单位 execute concurrently 至 maximize sustained 效能. 便条 那 这
caches reside 在 独立的 buses 准许 concurrent 操作指南 fetch, 数据 读, 和 数据
写 行动 (内部的 harvard architecture).
图示 1-1. mc68060 块 图解
执行 单位
操作指南
ATC
操作指南
CACHE
控制
数据
ATC
数据
CACHE
控制
operand 数据 总线
操作指南
CACHE
数据
CACHE
floating-
要点
单位
B
U
S
C
O
N
T
R
O
L
L
E
R
地址
数据
integer 单位
DECODE
数据 有
EA
FETCH
INT
EXECUTE
操作指南 fetch 单位
BRANCH
CACHE
操作指南
FETCH
EARLY
DECODE
操作指南
缓存区
EA
计算
DECODE
EA
FETCH
INT
EXECUTE
EA
FETCH
写-后面的
控制
IA
计算
EA
计算
操作指南 记忆 单位
数据 记忆 单位
FP
EXECUTE
pOEP sOEP
OC
OC OC
EX
EX
EX
AGAG
DS DS
DA
WB
IB
IED
IC
IAG