4-348
图示 4. 典型 中等 complexity cpu 系统
82c84a/85
时钟
准备好
CLK
X1
RDY2
AEN2
RDY1
AEN1
X2
发生器
82C89
总线
CLK
s0-s2
ANYRQST
IOB
RESB
ARBITER
AEN
82C88
总线
CLK
ALE
AEN
IOB
dt/
R
控制
DEN
地址
获得
OE STB
82c82/
82C83H
(2 或者 3)
TRANSCEIVER
82c86h/
OE dt/r
(2)
82C87H
V
CC
处理器
local 总线
状态 (s0, s1, s2)
XCVR
使不能运转
V
CC
xack multi-主控
系统 总线
multi-主控
控制 总线
multi-主控 系统
command 总线
multi-主控 系统
地址 总线
multi-主控 系统
数据 总线
multi-主控 系统 总线
80C86
CPU
ad0-ad15
a16-a19
准备好
CLK
S0
S1
S2
82C89