MK2703
pll 音频的 时钟 synthesizer
mds 2703 c
2 修订 062700 打印 11/16/00
整体的 电路 系统, 公司 • 525 race 街道 • san jose •ca•95126• (408) 295-9800tel • www.icst.com
I CR O
C
LOC K
管脚 描述
关键: xi, xo = 结晶 连接; i(pu)= 输入 和 内部的 pull-up resistor; o = output;
p = 电源 供应 连接
管脚 分派
MK2703
关键: 0 = 连接 管脚 直接地 至 地面
1 = 连接 管脚 直接地 至 vdd
1 8
2
3
4
7
6
5
X1
S0
地
X2
VDD
CLK
8 管脚 soic
27M
S1
S1 S0 CLK
0 0 8.192
0 1 11.2896
1 0 12.288
1 1 24.576
音频的 时钟 输出 选择 表格 (mhz)
号码 名字 类型 描述
1 X1 XI 结晶 连接. 连接 至 一个 27.0 mhz 基本的 结晶 或者 时钟.
2 VDD P 连接 至 +3.3v 或者 +5v.
3 地 P 连接 至 地面.
4 27M O 27.00 mhz 缓冲 涉及 时钟 输出.
5 CLK O 音频的 时钟 输出 每 表格 在之上.
6 S1 i(pu) 音频的 时钟 频率 选择 输入 #1. 确定 clk 输出 每 表格 在之上.
7 S0 i(pu) 音频的 时钟 频率 选择 输入 #0. 确定 clk 输出 每 表格 在之上.
8 X2 XO 结晶 连接 至 一个 27.0 mhz 结晶, 或者 leave unconnected 为 时钟 输入.
: 点此下载
