MP7643AS_集成电路资料查询网

MP7643
6
rev. 1.00
图示 1.  定时 图解
t
作
t
AH
t
DS
t
DH

1/2 lsb

1/2 lsb
a1, a0
db0 至 db7
LD
V
输出
t
LD
t
SD
2-4
解码器
a0, a1
LD
至 dac1 获得 使能
至 dac2 获得 使能
至 dac3 获得 使能
至 dac4 获得 使能
图示 2.  输入 控制 逻辑 (simplified)
块 图解
L L L dac1 transparent
↑
L L dac1 latched
L L H dac2 transparent
↑
L H dac2 latched
L H L dac3 transparent
↑
H L dac3 latched
L H H dac4 transparent
↑
H H dac4 latched
H X X 非 运作
LD A1 A0 运作
表格 1.  真实 表格
D7 D6 D5 D4 D3 D2 D1 D0
MSB LSB
dac 输出 电压
V
Oi
= v
REFN
+ (v
Ri
–
agnd) (        )
D
256
00000000
(
1
)
256
11111110
11111111
000
表格 2.  dac 转移 函数
相似物 输出 vs. 数字的 代号 (和 v
REF
短接 至 inv)
00001
(v
Ri
– v
REFN
)+ v
REFN
()
256
(v
Ri
– v
REFN
)+ v
REFN
()
256
(v
Ri
– v
REFN
)+  v
REFN
255
254
V
REFN
便条:  这些 输出 必须 是 ratioed 向上 为 增益 在 这 输出 放大器.

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

MP7643 6 rev. 1.00 图示 1. 定时图解 t 作 t AH t DS t DH  1/2 lsb  1/2 lsb a1, a0 db0 至 db7 LD V 输出 t LD t SD 2-4 解码器 a0, a1 LD 至 dac1 获得使能至 dac2 获得使能至 dac3 获得使能至 dac4 获得使能图示 2. 输入控制逻辑 (simplified) 块图解 L L L dac1 transparent ↑ L L dac1 latched L L H dac2 transparent ↑ L H dac2 latched L H L dac3 transparent ↑ H L dac3 latched L H H dac4 transparent ↑ H H dac4 latched H X X 非运作 LD A1 A0 运作表格 1. 真实表格 D7 D6 D5 D4 D3 D2 D1 D0 MSB LSB dac 输出电压 V Oi = v REFN + (v Ri – agnd) ( ) D 256 00000000 ( 1 ) 256 11111110 11111111 000 表格 2. dac 转移函数相似物输出 vs. 数字的代号 (和 v REF 短接至 inv) 00001 (v Ri – v REFN )+ v REFN () 256 (v Ri – v REFN )+ v REFN () 256 (v Ri – v REFN )+ v REFN 255 254 V REFN 便条: 这些输出必须是 ratioed 向上为增益在这输出放大器.

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com