MP7643
7
rev. 1.00
theory 的 运作
这 mp7643 是 一个 4-频道 乘以 d/一个 转换器 那 在-
corporates 一个 novel 打开 循环 architecture invented 用 mps.
这 设计 生产 这 wider 带宽, faster 安排好 时间,
更多 常量 组 延迟, 和 一个 更小的 噪音 运作
对照的 至 这 常规的 r-2r 为基础 architectures. 这个
设备 是 特别 有用的 在 产品 在哪里 相似物 multi-
pliers 是 使用 至 执行 这 增益 调整 函数 为 高
频率 相似物 信号 conditioning. 相似物 multipliers pro-
duce 高等级的 噪音 和 补偿. 这个 设计 准许 为 数字的 con-
trol 的 增益 和 常量 和 非常 低 噪音 从 这 低 增益
通过 高 增益 范围 的 运作.
线性 特性
各自 dac achieves dnl
+0.5 lsb (典型值), inl
+1 lsb
(典型值), 和 增益 错误
+
1.5%. 自从 所有 4 频道 d/一个 转变-
ers 是 fabricated 在 这 一样 ic, 这 线性 相一致 和
增益 相一致 的 +
0.5% (典型值) 是 达到.
交流 和 瞬时 安排好 特性
这 novel subranging architecture delivers 一个 15 mhz (典型值.)
–3 db 带宽. 和 所有 代号 = 1 和 一个 1.6 v 步伐 impulse 在
V
REF
(1-4), 这 相似物 输出 settles 至 8 位 的 精度 在 typi-
cally 150 ns (和 r
L
= 5k 至 v
EE
). 也 和 v
REF
= 3 v 或者 –3 v
和 一个 fs 至 zs 或者 zs 至 fs 代号 改变, 这 各自的 相似物
输出 settles 至 8 位 典型地 在 300 ns. 便条 那 这 交流 每-
formance 规格 也 相一致 在 所有 4 途径.
这 在之上 交流 和 瞬时 效能 是 达到 和 各自
频道 consuming 仅有的 20 mw (典型值.) 和 也
5 v 或者 0 v 至
10 v 供应.
数字的 接口
这 mp7643 准许 直接 接口 至 大多数 微处理器
buses 没有 额外的 i/o 电路系统.
图示 1.
和
图示 2.
describe 这 运作, 规格 和 接口 characteris-
tics 的 这 逻辑 端口.
这 地址 位 a0 和 a1 决定 这个 d/一个 频道 是
选择. 当 ld
输入 是 低 这 各自的 获得 的 这 d/一个 是
使能 (数字的 输入 数据 变为 transparent 至 这 获得 和
这 选择 dac 频道), 和 数字的 数据 是 承载 在 这 se-
lected dac.
电源 供应 和 电压 涉及 直流 电压
范围
为 这 单独的 供应 运作, v
CC
= +10 v, v
DD
= +5 v, 和
V
EE
= 地 = 0 v. 这 v
输出
1-4 和 v
REF
1-4 范围 将 是
V
CC
–1.8 v (10 – 1.8 = 8.2 v) 至 v
EE
+1.5 v (0 + 1.5 = 1.5 v).
V
REFN
是 这 相等的 的 agnd 为 这个 dac. 在 这个 模式
V
REFN
能 是 设置 在 (v
CC
+ v
EE
)/2 = (10 + 0)/2 = 5 v. v
REFN
直流
范围 能, 不管怎样, 是 设置 从 v
EE
+1.5 = 1.5 v 至 v
CC
– 1.5 =
8.2 v. 谈及 至
表格 2.
为 这 relationship equations.
为 这 双 供应 运作, v
CC
= +5, v
DD
= +5, 和 v
EE
=
–5 v. 这 v
输出
1-4 和 v
REF
1-4 范围 将 是 v
CC
–1.8 v (5
v –1.8 = 3.2 v) 至 v
EE
+1.5 v (–5 + 1.5 = –3.5 v). 在 这个 模式
V
REFN
能 是 设置 至 (v
CC
+ v
EE
)/2 = (5 – 5)/2 = 0 v. however,
V
REFN
直流 范围 能 是 设置 从 v
EE
+1.5 v = 3.5 v 至 v
CC
–1.8
= +3.2 v. 谈及 至
表格 2.
为 这 relationship equations.
关于 这 inv 输入 和 它的 直流 电压 范围
V
CC
V
输出
1-4
INV
1-4
I1
Q2 Q1
V
REF
1-4
V
REFN
DAC
V
EE
+1
图示 3. simplified 块 图解
作 指出 在 这 规格 表格, 这 最大值 直流 值 的 这
inv 输入 管脚 是 v
O
.
图示 3.
显示 一个 simplified 块 图解
的 这 内部的 电路系统 周围 inv. 如果 v
INV
超过 v
O
, q1 将
使湿透 和 这 放大 和 consequently 这 dac 变为 非-
函数的.
这 最小值 直流 范围 的 inv 是 限制 至 v
是
(q1) 和 v
CE
(sat)
的 i
1
. 因此, inv (最小值-直流) = v
EE
+1 v.
: 点此下载
