1gb: x4, x8, x16
ddr sdram
初步的
09005aef8076894f micron 技术, inc., reserves 这 正确的 至 改变 产品 或者 规格 没有 注意.
1gbddrx4x8x16_2.fm - rev. 一个 3/03 en
12
©2003 micron 技术. 公司
burst 长度
读 和 写 accesses 至 这 ddr sdram 是
burst 朝向, 和 这 burst 长度 正在 程序-
mable, 作 显示 在 图示 5. 这 burst 长度 deter-
mines 这 最大 号码 的 column locations 那
能 是 accessed 为 一个 给 读 或者 写 command.
burst 长度 的 2, 4, 或者 8 locations 是 有 为
两个都 这 sequential 和 这 interleaved burst 类型.
保留 states 应当 不 是 使用, 作 unknown
运作 或者 incompatibility 和 future 版本 将
结果.
当 一个 读 或者 写 command 是 issued, 一个 块
的 columns equal 至 这 burst 长度 是 effectively
选择. 所有 accesses 为 那 burst 引领 放置 在里面
这个 块, meaning 那 这 burst 将 wrap 在里面 这
块 如果 一个 boundary 是 reached. 这 块 是 uniquely
选择 用 a1-一个
i
当 这 burst 长度 是 设置 至 二,
用 a2-一个
i
当 这 burst 长度 是 设置 至 四 和 用 a3-
一个
i
当 这 burst 长度 是 设置 至 第八 (在哪里 一个
i
是 这
大多数 重大的 column 地址 位 为 一个 给 config-
uration). 这 remaining (least 重大的) 地址
位(s) 是 (是) 使用 至 选择 这 开始 location 在里面
这 块. 这 编写程序 burst 长度 应用 至
两个都 读 和 写 bursts.
burst 类型
accesses 在里面 一个 给 burst 将 是 编写程序
至 是 也 sequential 或者 interleaved; 这个 是 涉及 至
作 这 burst 类型 和 是 选择 通过 位 m3.
这 订货 的 accesses 在里面 一个 burst 是 deter-
mined 用 这 burst 长度, 这 burst 类型 和 这 开始-
ing column 地址, 作 显示 在 表格 2, burst
定义, 在 页 13.
图示 5: 模式 寄存器 定义
m3 = 0
保留
2
4
8
保留
保留
保留
保留
运行 模式
正常的 运作
正常的 运作/重置 dll
所有 其它 states 保留
0
1
-
0
0
-
0
0
-
0
0
-
0
0
-
0
0
-
有效的
有效的
-
0
1
burst 类型
Sequential
Interleaved
cas latency
保留
保留
2
保留
保留
保留
2.5
保留
burst 长度
M0
0
1
0
1
0
1
0
1
burst 长度cas latency BT0*
A9 A7 A6 A5 A4 A3A8 A2 A1 A0
模式 寄存器 (mx)
地址 总线
9765438210
M1
0
0
1
1
0
0
1
1
M2
0
0
0
0
1
1
1
1
M3
M4
0
1
0
1
0
1
0
1
M5
0
0
1
1
0
0
1
1
M6
0
0
0
0
1
1
1
1
m6-m0
M8
M7
运行 模式
A10A12 A11BA0BA1
10111214
0*
15
* m15 和 m14 (ba1 和 ba0)
必须 是 “0, 0” 至 选择 这
根基 模式 寄存器 (vs. 这
扩展 模式 寄存器).
M9M10M12 M11
A13
13
0
0
-
M13
: 点此下载
