MT88E45
进步 信息
2
图示 2 - 管脚 连接
管脚 描述
管脚 # 名字 描述
1V
REF
电压 涉及 (输出).
nominally vdd/2. 它 是 使用 至 偏差 这 tip/环绕 和 混合的 输入
运算-放大器.
2 IN1+
tip/环绕 运算-放大 非-反相的 (输入).
3 in1-
tip/环绕 运算-放大 反相的 (输入).
4 GS1
tip/环绕 增益 选择 (输出).
这个 是 这 输出 的 这 tip/环绕 连接 运算-放大. 这 运算-
放大 应当 是 使用 至 连接 这 mt88e45 至 tip 和 环绕. 这 tip/环绕 信号 能 是
amplified 或者 attenuated 在 gs1 通过 选择 的 这 反馈 电阻 在 gs1 和 in1-. fsk
demodulation (这个 是 总是 在 tip/环绕) 或者 cas 发现 (为 mei 或者 bt 在-hook clip) 的 这
gs1 信号 是 使能 通过 这 cb1 和 cb2 管脚. 看 tables 1 和 2.
5 Vss 电源 供应 地面.
6 OSC1
振荡器 (输入).
结晶 连接. 这个 管脚 能 也 是 驱动 直接地 从 一个 外部 时钟
源.
7 OSC2
振荡器 (输出).
结晶 连接. 当 osc1 是 驱动 用 一个 外部 时钟, 这个 管脚
应当 是 left 打开.
8 CB0
控制 位 0 (cmos 输入)
. 这个 管脚 是 使用 primarily 至 选择 这 3-线 fsk 数据 接口
模式. 当 它 是 低, 接口 模式 0 是 选择 在哪里 这 fsk 位 stream 是 输出 直接地.
当 它 是 高, 接口 模式 1 是 选择 在哪里 这 fsk 字节 是 贮存 在 一个 1 字节 缓存区 这个
能 是 读 serially 用 这 应用’s 微控制器.
这 fsk 接口 是 consisted 的 这 数据, dclk 和 dr/标准 管脚. 看 这 3 管脚 描述
至 understand 如何 cb0 affects 这 fsk 接口.
当 cb0 是 高 和 cb1, cb2 是 两个都 低 这 mt88e45 是 放 在 一个 电源 向下 状态
consuming minimal 电源 供应 电流. 看 tables 1 和 2.
9 DCLK
3-线 fsk 接口 数据 时钟 (施密特 输入/cmos 输出).
在 模式 0 (当 这 cb0 管脚
是 逻辑 低) 这个 是 一个 cmos 输出 这个 denotes 这 名义上的 mid-要点 的 一个 fsk 数据 位.
在 模式 1 (当 这 cb0 管脚 是 逻辑 高) 这个 是 一个 施密特 触发 输入 使用 至 变换 这 fsk 数据
字节 输出 至 这 数据 管脚.
1
2
3
4
5
6
9
10
20
19
18
17
16
15
14
13
V
REF
IN1+
in1-
GS1
Vss
OSC1
DCLK
数据
IN2+
in2-
GS2
CB2
CB1
Vdd
CD
st/gt
MT88E45
7
OSC2
8
CB0
12
11
EST
dr/标准
: 点此下载
