MT9125
初步的 信息
8-20
22 26 EN1 频道 1 输出 使能 strobe. 这个 输出 是 解码 从 这 st-总线 c4i和 f0i
信号 和 它的 位置, 在里面 这 st-总线 stream, 将 是 控制 通过 这 ens 管脚.
谈及 至 这 st-总线 相关的 定时 图解 显示 在 图示 4.
23 27 EN2 频道 2 输出 使能 strobe. 这个 输出 是 解码 从 这 st-总线 c4i
和 f0i
信号 和 它的 位置, 在里面 这 st-总线 stream, 将 是 控制 通过 这 ens 管脚.
谈及 至 这 st-总线 定时 图解 显示 在 图示 4.
24 28 ENS 使能 选择 输入 为 st-总线 运作 仅有的. 这个 控制 管脚 改变 这 st-总线
频道 位置 的 en1 和 en2 作 好 作 这 adpcm 频道 位置. 谈及 至 这 st-
总线 定时 图解 显示 在 图示 4. 当 不 使用 这个 管脚 应当 是 系 至 v
DD
. 这个
是 一个 ttl 水平的 输入.
1, 9,
15,
21
NC 非 连接. leave 打开 电路.
管脚 描述 (持续)
管脚 #
名字 描述
插件 PLCC
函数的 描述
这 双-频道 adpcm transcoder 是 一个 低
电源, cmos 设备 有能力 的 二 encoder
功能 和 二 解码器 功能. 二 64 kbit/s
pcm 途径 (pcm octets) 是 compressed 在
二 32 kbit/s adpcm 途径 (adpcm words), 和
二 32 kbit/s adpcm 途径 (adpcm words) 是
expanded 在 二 64 kbit/s pcm 途径 (pcm
octets). 这 adpcm transcoding algorithm 使用
遵从 至 ccitt 推荐 g.721 和
ansi t1.303-1989. 这 设备 也 支持 一个 24
kbit/s (三 位 文字) algorithm (ccitt/g.723).
切换, 在-这-fly, 在 32 kbit/s 和 24 kbit/s
是 可能 用 toggling 这 适合的 模式 选择
(ms1-ms4) 控制 管脚.
这 内部的 电路系统 需要 非常 little 电源 至
运作; 25mw 典型地 为 双 频道 运作.
一个 主控 时钟 频率 的 4.096 mhz 是 必需的
为 这 电路 至 完全 二 encode 途径 和
二 decode 途径. 运作 和 一个
异步的 主控 时钟, 相关的 至 这 8 khz
涉及, 是 允许.
所有 optional 功能 的 这 设备 是 管脚 选择,
非 微处理器 是 必需的. 这个 准许 一个 简单的
接口 和 工业 标准 codecs, 双
codecs, 数字的 phone 设备, 和 layer 1
transceivers.
这 pcm 和 adpcm 串行 busses 是 一个
同步的 串行 接口 (ssi), 准许 串行
时钟 比率 从 128 khz 至 2.048 mhz. 额外的
管脚 在 这 设备 准许 一个 容易 接口 至 一个 st-
总线 组件. 在 碎片 频道 counters 提供
频道 使能 输出, 作 好 作 一个 2.048 mhz
时钟 输出, 有用的 为 驱动 这 定时 输入 管脚
的 标准 codec 设备.
串行 i/o 端口 (adpcmi, adpcmo, ena, enb1,
enb2, dsti, dsto, c2o, en1, en2, ens, f0i
)
串行 i/o 数据 转移 至 这 双 adpcm
transcoder 是 提供 通过 这 pcm 和 这
adpcm 端口. 串行 i/o 端口 运作 是 类似的 为
两个都 st-总线 和 ssi 模式. 这 双 adpcm
transcoder 确定 这 模式 的 运作 用
monitoring 这 信号 应用 至 这 f0i
管脚. 当 一个
有效的 st-总线 框架 脉冲波 (244ns 低 going 脉冲波)
是 连接 至 这 f0i
管脚 这 transcoder 将
假设 st-总线 运作. 如果 f0i
是 系 continuously
至 v
SS
这 transcoder 将 假设 ssi 运作. 管脚
符合实际 在 各自 的 这些 模式 是 描述 在
这 下列的 sub-sections.
adpcm 端口 运作 (adpcmi, adpcmo, ena)
这 adpcm 端口 组成 的 adpcmi, adpcmo 和
ena. adpcm 端口 符合实际 是 类似的 为 两个都 st-
总线 和 ssi 运作, 这 区别 正在 在
在哪里 这 bclk 信号 是 获得 和 在 在哪里 这
adpcm words 是 放置 在里面 这 8 khz 框架.
为 ssi 运作 (i.e., 当 f0i
是 系 continuously
至 v
SS
) 两个都 途径 的 adpcm 代号 words 是
transferred 在 adpcmi/adpcmo 在 这 位 时钟
比率 (bclk) 在 这 频道 时间 定义 用 这
输入 strobe 在 ena. 谈及 至 图示 3 和 至 图示
13. 数据 是 latched 在 这 adpcmi 管脚 和 这
下落 边缘 的 bclk 当 输出 数据 是 制造
有 在 adpcmo 在 这 rising 边缘 的 bclk.
: 点此下载
