MT90863
进步 信息
10
这 框架 排成直线 寄存器 (far), 用户 能 选择
一个 的 这 twenty-四 框架 evaluation 输入 为 这
框架 排成直线 度量.
一个 度量 循环 是 started 用 设置 这 开始
框架 evaluation (sfe) 位 低 为 在 least 一个 框架.
然后 这 evaluation 开始 当 这 sfe 位 在 这
内部的 模式 选择 (ims) 寄存器 是 changed
从 低 至 高. 一个 框架 后来的, 这 完全
框架 evaluation (cfe) 位 的 这 框架 排成直线
寄存器 改变 从 低 至 高 至 信号 那 一个
有效的 补偿 度量 是 准备好 至 是 读 从
位 0 至 9 的 这 far 寄存器. 这 sfe 位 必须 是
设置 至 零 在之前 一个 新 度量 循环 是
started.
这 下落 边缘 的 这 框架 度量 信号
(fei) 是 evaluated 相反 这 下落 边缘 的 这
框架 脉冲波 (f0i). 表格 8 和 图示 8 describe 这
框架 排成直线 寄存器.
记忆 块 程序编制
这 mt90863 有 二 连接 memories: 这
backplane 连接 记忆 和 这 local
连接 记忆. 这 local 连接 记忆 是
partitioned 在 高 和 低 部分. 这 ims 寄存器
提供 用户 和 这 能力 的 initializing 这
local 连接 记忆 低 和 这 backplane
连接 记忆 在 二 frames. 位 11 至 位 13 的
每 backplane 连接 记忆 location 将 是
编写程序 和 这 模式 贮存 在 位 7 至 位 9 的
这 ims 寄存器. 位 12 至 15 的 每 local
连接 记忆 低 location 将 是 编写程序
和 这 模式 贮存 在 位 3 至 6 的 这 ims
寄存器.
这 块 程序编制 模式 是 使能 用 设置
这 记忆 块 程序 (mbp) 位 的 这 控制
寄存器 高. 当 这 块 程序编制 使能
(bpe) 位 的 这 ims 寄存器 是 设置 至 高, 这 块
程序编制 数据 将 是 承载 在 位 11 至 13 的
每 backplane 连接 记忆 和 位 12 至
15 的 每 local 连接 记忆 低. 这 其它
连接 记忆 位 是 承载 和 zeros. 当
这 记忆 块 程序编制 是 完全, 这
设备 resets 这 bpe 位 至 零. 看 图示 7 为
这 连接 记忆 内容 当 这 设备 是
在 块 程序编制 模式.
延迟 通过 这 mt90863
这 切换 的 信息 从 这 输入 串行
streams 至 这 输出 串行 streams 结果 在 一个
throughput 延迟. 这 设备 能 是 编写程序 至
执行 时间-slot interchange 功能 和 不同的
throughput 延迟 能力 在 一个 每-频道 基准.
为 voice 产品, 选择 能变的 throughput
延迟 至 确保 最小 延迟 在 输入 和
输出 数据. 在 wideband 数据 产品, 选择
常量 throughput 延迟 至 维持 这 框架
integrity 的 这 信息 通过 这 转变.
这 延迟 通过 这 设备 varies 符合 至 这
类型 的 throughput 延迟 选择 在 这 l
v/c 和
Bv/c 位 的 这 local 和 backplane 连接
记忆 作 描述 在 表格 16 和 表格 19.
能变的 延迟 模式 (lv/c 或者 bv/c 位 = 0)
这 延迟 在 这个 模式 是 依赖 仅有的 在 这
结合体 的 源 和 destination 途径 和
是 独立 的 输入 和 输出 streams.
常量 延迟 模式 (lv/c 位 或者 bv/c= 1)
在 这个 模式 一个 多样的 数据 记忆 缓存区 是 使用
至 维持 框架 integrity 在 所有 切换
configurations.
微处理器 接口
这 mt90863 提供 一个 并行的 微处理器
接口 为 非-多路复用 总线 结构. 这个
接口 是 兼容 和 motorola 非-多路复用
buses. 这 必需的 微处理器 信号 是 这
16-位 数据 总线 (d0-d15), 8-位 地址 总线 (a0-a7)
和 4 控制 线条 (cs, ds, r/w 和 dta). 看
图示 16 为 motorola 非-多路复用 总线 定时.
这 mt90863 微处理器 端口 提供 进入
至 这 内部的 寄存器, 连接 和 数据
memories. 所有 locations 提供 读/写 进入
除了 为 这 数据 记忆 和 这 数据 读
寄存器 这个 是 读 仅有的.
记忆 mapping
这 地址 总线 在 这 微处理器 接口
选择 这 内部的 寄存器 和 memories 的 这
mt90863. 如果 这 a7 地址 输入 是 低, 然后 这
寄存器 是 addressed 用 a6 至 a0 作 显示 在
表格 4.
如果 这 a7 是 高, 这 remaining 地址 输入 线条
是 使用 至 选择 这 串行 输入 或者 输出 数据
streams 相应的 至 这 subsection 的 记忆
positions. 为 数据 记忆 读, 这 串行 输入
是 选择. 为 连接 记忆 写, 这
串行 输出 是 选择.
这 控制, 设备 模式 选择 和 内部的
模式 选择 寄存器 控制 所有 这 主要的
功能 的 这 设备. 这 设备 模式 选择
寄存器 和 内部的 模式 选择 寄存器 应当
是 编写程序 立即 之后 系统 电源-向上
: 点此下载
