MT90863
进步 信息
14
寄存器. 之后 一些 主控 时钟 循环, 这 cda
位 在 这 abr 寄存器 改变 从 低 至 高 至
信号 这 completion 的 数据 转移 和 resets 这
rs 位 至 低. 读 这 drr 寄存器 至 获得 这
数据 transferred 从 这 记忆. repeat 这 在之上
步伐 为 subsequent 记忆 读 行动.
使不能运转 这 地址 缓存区 读 运作 用 设置
这 ab 位 至 低.
backplane 连接 记忆 控制
这 backplane 连接 记忆 控制 这
切换 configuration 的 这 backplane 接口.
locations 在 这 backplane 连接 记忆 是
有关联的 和 particular stio 输出 streams.
这 bv/c (能变的/常量 延迟) 位 的 各自
backplane 连接 记忆 location 准许 这
每-频道 选择 在 能变的 和 常量
throughput 延迟 模式 为 所有 stio 途径.
在 message 模式, 这 message 频道 (bmc) 位
的 这 backplane 连接 记忆 使能 (如果
高) 一个 有关联的 stio 输出 频道. 如果 这 bmc
位 是 低, 这 内容 的 这 backplane 连接
记忆 stream 地址 位 (bsab) 和 频道
地址 位 (bcab) defines 这 源 信息
(stream 和 频道) 的 这 时间-slot 那 将 是
切换 至 这 stio streams. 当 message 模式
是 使能, 仅有的 这 更小的 half (8 least significant
位) 的 这 backplane 连接 记忆 是
transferred 至 这 stio 管脚.
local 连接 记忆 控制
这 local 连接 记忆 控制 这 local
接口 切换 configuration. local 连接
记忆 是 分割 在 高 和 低 部分. locations 在
local 连接 记忆 是 有关联的 和
particular sto 输出 streams.
这 l/b (local/backplane 选择) 位 的 各自 local
连接 记忆 location 准许 每-频道
选择 的 源 streams 从 local 或者 backplane
接口.
这 lv/c (能变的/常量 延迟) 位 的 各自 local
连接 记忆 location 准许 这 每-频道
选择 在 能变的 和 常量 throughput
延迟 模式 为 所有 sto 途径.
在 message 模式, 这 local 连接 记忆
message 频道 (lmc) 位 使能 (如果 高) 一个
有关联的 sto 输出 频道. 如果 这 lmc 位 是 低,
这 内容 的 这 stream 地址 位 (lsab) 和
这 频道 地址 位 (lcab) 的 这 local
连接 记忆 defines 这 源 信息
(stream 和 频道) 的 这 时间-slot 那 将 是
切换 至 这 sto streams. 当 message 模式
是 使能, 仅有的 这 更小的 half (8 least significant
位) 的 这 local 连接 记忆 低 位 是
transferred 至 这 sto 管脚.
当 sub-比率 切换 是 使能, 这 lsr0-1 位
在 这 local 连接 记忆 高 define 这个 位
位置 包含 这 sub-比率 数据.
dta 数据 转移 承认 管脚
这 DT一个 管脚 是 驱动 低 用 内部的 逻辑 至
表明 (至 这 cpu) 那 一个 数据 总线 转移 是
完全. 当 这 总线 循环 ends, 这个 管脚 驱动
高 和 然后 switches 至 这 高-阻抗
状态. 如果 一个 短的 或者 信号 contention 阻止 这 DT一个
管脚 从 reaching 一个 有效的 逻辑 高, 它 将 continue
至 驱动 为 大概 15nsec 在之前 切换 至
这 高-阻抗 状态.
initialization 的 这 mt90863
在 电源 向上, 这 trst 管脚 应当 是 搏动 低,
或者 使保持 低 continuously, 至 确保 那 这 mt90863
是 在 这 正常的 运作 模式. 一个 5k
Ω
拉-向下
电阻 能 是 连接 至 这个 管脚 所以 那 这
设备 将 不 enter 这 jtag 测试 模式 在
电源 向上.
之后 电源 向上, 这 内容 的 这 连接
记忆 能 是 在 任何 状态. 这 ode 管脚 应当 是
使保持 低 之后 电源 向上 至 保持 所有 串行 输出 在 一个
高 阻抗 状态 直到 这 微处理器 有
initialized 这 切换 矩阵变换. 这个 程序
阻止 二 串行 输出 从 驱动 这 一样
stream 同时发生地.
在 这 微处理器 initialization routine, 这
微处理器 应当 程序 这 desired 起作用的
paths 通过 这 转变. 这 记忆 块
程序编制 特性 能 也 是 使用 至 quickly
initialize 这 直流 和 oe 位 在 这 backplane 和
local 连接 记忆 各自.
当 这个 处理 是 完全, 这 微处理器
controlling 这 matrices 能 也 bring 这 ode 管脚
高 或者 使能 这 osb 位 在 ims 寄存器 至
relinquish 这 高 阻抗 状态 控制.
: 点此下载
