8259A
这 CASCADE BUFFERCOMPARATOR
这个 函数 块 stores 和 比较 这 IDs 的
所有 8259A’s 使用 在 这 system 这 有关联的
三 IO 管脚 (cas0-2) 是 输出 当 这 8259A
是 使用 作 一个 主控 和 是 输入 当 这 8259A
是 使用 作 一个 slave 作 一个 master 这 8259A 发送
这 ID 的 这 interrupting 从动装置 设备 面向 这
CAS0–2 lines 这 从动装置 因此 选择 将 send 它的
preprogrammed 子例程 地址 面向 这 数据
总线 在 这 next 一个 或者 二 consecutive INTA
pulses (看 部分 ‘‘Cascading 这 8259a’’)
中断 SEQUENCE
这 powerful 特性 的 这 8259A 在 一个 microcom-
puter 系统 是 它的 programmability 和 这 inter-
rupt routine 寻址 capability 这 latter 准许
直接 或者 间接的 jumping 至 这 明确的 中断 rou-
tine 要求 没有 任何 polling 的 这 interrupting
devices 这 正常的 sequence 的 events 在 一个
中断 取决于 在 这 类型 的 CPU 正在 used
这 events 出现 作 跟随 在 一个 mcs-8085 sys-
tem
1 一个 或者 更多 的 这 中断 要求 线条
(ir7–0) 是 raised high 设置 这 correspond-
ing IRR 位(s)
2 这 8259A evaluates 这些 requests 和 发送
一个 INT 至 这 CPU 如果 appropriate
3 这 CPU acknowledges 这 INT 和 responds
和 一个 INTA
pulse
4 在之上 接到 一个 INTA
从 这 CPU group 这
最高的 priority ISR 位 是 set 和 这 correspond-
ing IRR 位 是 reset 这 8259A 将 也 释放 一个
CALL 操作指南 代号 (11001101) 面向 这 8-位
数据 总线 通过 它的 D7–0 pins
5 这个 CALL 操作指南 将 initiate 二 更多 INTA
脉冲 至 是 sent 至 这 8259A 从 这 CPU
group
6 这些 二 INTA
脉冲 准许 这 8259A 至 re-
lease 它的 preprogrammed 子例程 地址
面向 这 数据 Bus 这 更小的 8-位 地址 是 re-
leased 在 这 第一 INTA
脉冲波 和 这 高等级的 8-位
地址 是 released 在 这 第二 INTA
pulse
7 这个 完成 这 3-字节 CALL 操作指南 re-
leased 用 这 8259A 在 这 AEOI 模式 这 ISR
位 是 重置 在 这 终止 的 这 第三 INTA
pulse
Otherwise 这 ISR 位 仍然是 设置 直到 一个 appro-
priate EOI command 是 issued 在 这 终止 的 这
中断 sequence
这 events occuring 在 一个 8086 系统 是 这
一样 直到 步伐 4
4 在之上 接到 一个 INTA
从 这 CPU group 这
最高的 priority ISR 位 是 设置 和 这 correspond-
ing IRR 位 是 reset 这 8259A 做 不 驱动 这
数据 总线 在 这个 cycle
5 这 8086 将 initiate 一个 第二 INTA
pulse dur-
ing 这个 pulse 这 8259A releases 一个 8-位 pointer
面向 这 数据 总线 在哪里 它 是 读 用 这 CPU
6 这个 完成 这 中断 cycle 在 这 AEOI
模式 这 ISR 位 是 重置 在 这 终止 的 这 秒-
ond INTA
pulse Otherwise 这 ISR 位 仍然是
设置 直到 一个 适合的 EOI command 是 issued
在 这 终止 的 这 中断 subroutine
如果 非 中断 要求 是 呈现 在 步伐 4 的 也
sequence (ie 这 要求 是 too 短的 在 持续时间)
这 8259A 将 公布 一个 中断 水平的 7 两个都 这
vectoring 字节 和 这 CAS 线条 将 看 像 一个
中断 水平的 7 是 requested
当 这 8259A PIC receives 一个 interrupt INT 是-
comes 起作用的 和 一个 中断 acknowledge 循环 是
started 如果 一个 高等级的 priority 中断 occurs 在
这 二 INTA pulses 这 INT 线条 变得 inactive im-
mediately 之后 这 第二 INTA pulse 之后 一个 un-
指定 数量 的 时间 这 INT 线条 是 使活动
又一次 至 signify 这 高等级的 priority 中断 waiting
为 service 这个 inactive 时间 是 不 指定 和
能 相异 在 parts 这 设计者 应当 是
知道 的 这个 仔细考虑 当 designing 一个 sys-
tem 这个 使用 这 8259A 它 是 推荐 那
恰当的 异步的 设计 技巧 是 fol-
lowed
7