8259A
内容 的 第二 中断 Vector 字节
IR 间隔
e
4
D7 D6 D5 D4 D3 D2 D1 D0
7A7A6A511100
6A7A6A511000
5A7A6A510100
4A7A6A510000
3A7A6A501100
2A7A6A501000
1A7A6A500100
0A7A6A500000
IR 间隔
e
8
D7 D6 D5 D4 D3 D2 D1 D0
7A7A6111000
6A7A6110000
5A7A6101000
4A7A6100000
3A7A6011000
2A7A6010000
1A7A6001000
0A7A6000000
在 这 第三 INTA 脉冲波 这 高等级的 地址 的 这
适合的 维护 routine 这个 是 编写程序
作 字节 2 的 这 initialization sequence (一个
8
–A
15
) 是
使能 面向 这 bus
内容 的 第三 中断 Vector 字节
D7 D6 D5 D4 D3 D2 D1 D0
A15 A14 A13 A12 A11 A10 A9 A8
8086 8088
8086 模式 是 类似的 至 mcs-80 模式 除了 那
仅有的 二 中断 Acknowledge 循环 是 issued 用
这 处理器 和 非 CALL opcode 是 sent 至 这
processor 这 第一 中断 acknowledge 循环 是
类似的 至 那 的 mcs-80 85 系统 在 那 这
8259A 使用 它 至 内部 freeze 这 状态 的 这
中断 为 priority 决议 和 作 一个 主控 它
issues 这 中断 代号 在 这 cascade 线条 在 这
终止 的 这 INTA
pulse 在 这个 第一 循环 它 做 不
公布 任何 数据 至 这 处理器 和 leaves 它的 数据
总线 缓存区 disabled 在 这 第二 中断 交流-
知识 循环 在 8086 模式 这 主控 (或者 从动装置
如果 所以 编写程序) 将 send 一个 字节 的 数据 至 这
处理器 和 这 acknowledged 中断 代号
composed 作 跟随 (便条 这 状态 的 这 ADI
模式 控制 是 ignored 和 一个
5
–A
11
是 unused 在
8086 模式)
内容 的 中断 Vector 字节
为 8086 系统 模式
D7 D6 D5 D4 D3 D2 D1 D0
IR7 T7 T6 T5 T4 T3 1 1 1
IR6 T7 T6 T5 T4 T3 1 1 0
IR5 T7 T6 T5 T4 T3 1 0 1
IR4 T7 T6 T5 T4 T3 1 0 0
IR3 T7 T6 T5 T4 T3 0 1 1
IR2 T7 T6 T5 T4 T3 0 1 0
IR1 T7 T6 T5 T4 T3 0 0 1
IR0 T7 T6 T5 T4 T3 0 0 0
程序编制 这 8259A
这 8259A accepts 二 类型 的 command words
发生 用 这 CPU
1
Initialization Command Words (icws)
在之前
正常的 运作 能 begin 各自 8259A 在 这
系统 必须 是 brought 至 一个 开始 pointby 一个
sequence 的 2 至 4 字节 安排时间 用 WR
pulses
2
运作 Command Words (ocws)
这些 是
这 command words 这个 command 这 8259A
至 运作 在 各种各样的 中断 modes 这些
模式 are
a 全部地 nested 模式
b Rotating priority 模式
c 特定的 掩饰 模式
d Polled 模式
这 OCWs 能 是 写 在 这 8259A anytime
之后 initialization
INITIALIZATION COMMAND WORDS
(icws)
一般
Whenever 一个 command 是 issued 和 A0
e
0 和 D4
e
1 这个 是 interpreted 作 Initialization Command
文字 1 (icw1) ICW1 开始 这 intiitalization se-
quence 在 这个 这 下列的 automatically oc-
cur
a 这 边缘 sense 电路 是 reset 这个 意思 那
下列的 initialization 一个 中断 要求 (ir) 在-
放 必须 制造 一个 低-至-高 transistion 至 gener-
ate 一个 interrupt
9