80960ja/jf/jd/jt 3.3 v 微处理器
18
进步 信息 数据手册
be3:0
O
r(1)
h(z)
p(1)
字节 使能
选择 这个 的 向上 至 四 数据 字节 在 这 总线 participate 在 这
电流 总线 进入. 字节 使能 encoding 是 依赖 在 这 总线 宽度 的 这
记忆 区域 accessed:
32-位 总线:
BE3
使能 数据 在 ad31:24
BE2
使能 数据 在 ad23:16
BE1
使能 数据 在 ad15:8
BE0
使能 数据 在 ad7:0
16-位 总线:
BE3变为 字节 高 使能 (使能 数据 在 ad15:8)
BE2
是 不 使用 (状态 是 高)
BE1
变为 地址 位 1 (a1)
BE0
变为 字节 低 使能 (使能 数据 在 ad7:0)
8-位 总线:
BE3是 不 使用 (状态 是 高)
BE2
是 不 使用 (状态 是 高)
BE1
变为 地址 位 1 (a1)
BE0
变为 地址 位 0 (a0)
这 处理器 asserts 字节 使能, 字节 高 使能 和 字节 低 使能 在
T
一个
.
自从 unaligned 总线 requests 是 分割 在 独立的 总线 transactions, 这些 信号
做 不 toggle 在 一个 burst. 它们 仍然是 起作用的 通过 这 last t
d
循环.
为 accesses 至 8- 和 16-位 记忆, 这 处理器 asserts 这 地址 位 在
conjunction 和 a3:2 描述 在之上.
宽度/
hltd1:0
O
r(0)
h(z)
p(1)
宽度/halted
信号 denote 这 物理的 记忆 attributes 为 一个 总线
transaction:
宽度/hltd1 宽度/hltd0
0 0 8 位 宽
0 1 16 位 宽
1 0 32 位 宽
1 1 处理器 halted
这 处理器 floats 这 宽度/hltd 管脚 whenever 它 relinquishes 这 总线 在
回馈 至 一个 支撑 要求, regardless 的 较早的 运行 状态.
d/c
O
r(x)
h(z)
p(q)
数据/代号
indicates 那 一个 总线 进入 是 一个 数据 进入 (1) 或者 一个 操作指南
进入 (0). d/c
有 这 一样 定时 作 w/r.
0 = 操作指南 进入
1 = 数据 进入
w/r
O
r(0)
h(z)
p(q)
写/读
specifies, 在 一个
T
一个
循环, whether 这 运作 是 一个 写 (1) 或者
读 (0). 它 是 latched 在-碎片 和 仍然是 有效的 在 t
d
循环.
0 = 读
1 = 写
dt/r
O
r(0)
h(z)
p(q)
数据 transmit / receive
indicates 这 方向 的 数据 转移 至 和 从 这
地址/数据 总线. 它 是 低 在 t
一个
和 t
w
/t
d
循环 为 一个 读; 它 是 高 在
T
一个
和 t
w
/t
d
循环 为 一个 写. dt/r 从不 改变 状态 当 den 是 asserted.
0 = receive
1 = transmit
DEN
O
r(1)
h(z)
p(1)
数据 使能
indicates 数据 转移 循环 在 一个 总线 进入. den
是 asserted
在 这 开始 的 这 第一 数据 循环 在 一个 总线 进入 和 deasserted 在 这 终止 的 这
last 数据 循环. den
是 使用 和 dt/r至 提供 控制 为 数据 transceivers
连接 至 这 数据 总线.
0 = 数据 循环
1 = 不 数据 循环
Table3.
管脚 描述 — 外部 总线 信号 (薄板 2 的 3)
名字 类型 描述
: 点此下载
