NJ8820
4 程序 时钟
循环 从 安排好
文字
1
文字
2
文字
3
文字
4
文字
5
文字
6
文字
7
文字
8
数据
转移
数据
转移
在
2
VE
循环 的
程序
时钟
程序
时钟
PE
ME
DS0
DS1
DS2
图.7 数据 选择
阶段 comparators
这 数字的 阶段/频率 探测器 驱动 一个 三-状态
输出, pdb, 这个 提供 一个 ‘coarse’ 错误 信号 至 使能
快 切换 在 途径. 这 pdb 输出 是 起作用的
直到 这 阶段 错误 是 在里面 这 样本 和 支撑 阶段
探测器, pda, window, 当 pdb 变为 高 阻抗.
阶段-锁 是 表明 在 这个 要点 用 一个 低 水平的 在
ld. 这
样本 和 支撑 阶段 探测器 提供 一个 ‘fine’ 错误 信号
至 给 更远 阶段 调整 和 至 支撑 这 循环 在 锁.
一个 内部 发生 ramp, 控制 用 这 数字的
输出 从 两个都 这 涉及 和 主要的 分隔物 chains, 是
抽样 在 这 涉及 频率 至 给 这 ‘fine’ 错误
信号, pda. 当 在 阶段 锁, 这个 输出 将 是 典型地
在 (v
DD
2
V
SS
)/2 和 任何 补偿 从 这个 将 是 均衡的
至 阶段 错误. 这 relationship 在 这个 补偿 和 这
阶段 错误 是 这 阶段 比较器 增益, 这个 是
可编程序的 和 一个 外部 电阻, rb. 一个 内部的 50pf
电容 是 使用 在 这 样本 和 支撑 比较器.
结晶 振荡器
当 使用 这 内部的 振荡器, 这 稳固 将 是
增强 在 高 发生率 用 这 包括 的 一个 电阻
在 管脚 8 (osc 输出) 和 这 其它 组件. 一个 值
的 2·2k
Ω
是 advised.
程序编制
/
电源 向上
数据 和 信号 输入 管脚 应当 不 有 输入 应用 至
它们 较早的 至 这 应用 的 v
DD
, 作 否则 获得-向上 将
出现.
5
图.8 定时 图解
t
W
(pe 内部的)
t
DS
t
DH
(数据 - 内部的
模式)
PE
DS0
d0 - d3
: 点此下载
