AD9054A
–15–rev. b
evaluation 板
这 ad9054a evaluation 板 提供 一个 容易 方法 至 测试 这
ad9054a. 它 提供 直流 偏置 为 这 相似物 输入, 发生
这 获得 clocks 为 两个都 全部 速 和 demuxed 模式, 和 在-
cludes 一个 reconstruction dac. 这 板 有 一些 不同的
模式 的 运作, 和 是 运输 在 这 下列的 配置:
•
直流-结合 相似物 输入
•
demuxed 输出
•
差别的 clocks
•
内部的 电压 涉及.
vref 输出
vref 在
AIN
AIN
DEMUX
AD9054A
DS
DS
ENC
ENC
b 端口
'574
一个 端口
'574
DAC
clk 一个
clk b
CLOCKING
ENC
ENC
S102
vref ext
S103
直流 偏差
50
AIN
5V
d ff
D
C
重置
BUTTON
clk 一个
clk b
S104
S105
ENC
50
ENC
50
图示 37. pcb 块 图解
相似物 输入
这 evaluation 板 accepts 一个 1 v 输入 信号 集中 在
地面. 这 板’s 输入 电路系统 然后 biases 这个 信号 至
+2.5 v 在 一个 的 二 方法:
1. 直流-结合 通过 一个 ad9631 运算 放大; 这个 是 这 模式 在
这个 它 是 运输. 分压器 r7 提供 调整
的 这 偏差 电压.
2. 交流-结合 通过 c1.
这些 二 模式 是 选择 用 跳越者 s101 和 s103. 为
直流 连接, 这 s101 跳越者 是 连接 在 这 二 left
管脚 和 这 s103 跳越者 是 连接 在 这 二 更小的
管脚. 为 交流 连接, 这 s101 跳越者 是 连接 在
这 二 正确的 管脚 和 这 s103 跳越者 是 连接 在
这 二 upper 管脚.
ENCODE
这 ad9054a encode 输入 能 是 驱动 二 方法:
1. 差别的 ttl, cmos, 或者 pecl; 它 是 运输 在 这个
模式.
2. 单独的-结束 ttl 或者 cmos. 至 使用 在 这个 模式, 除去
r11, 这 50
Ω
碎片 电阻 located next 至 这
ENCODE
输入, 和 insert 一个 0.1
µ
f 陶瓷的 电容 在 这 c5 slot.
c5 是 located 在 这 enc 连接器 和 这 encode
输入 至 这 dut 和 是 marked 在 这 后面的 一侧 的 这
板. 在 这个 模式,
ENCODE
是 片面的 和 内部的 resis-
tors 至 1.5 v, 但是 它 能 是 externally 驱动 至 任何 直流 电压.
电压 涉及
这 ad9054a 有 一个 内部的 2.5 v 电压 涉及. 一个
外部 涉及 将 是 运用 instead. 这 evaluation
板 是 配置 为 这 内部的 涉及. 至 使用 一个 exter-
nal 涉及, 连接 它 至 这 (vref) 管脚 在 这 电源 con-
nector 和 move 跳越者 s102.
单独的 端口 模式
单独的 端口 模式 sets 这 ad9054a 至 生产 数据 在 每
时钟 循环 在 输出 端口 一个 仅有的. 至 测试 在 这个 模式, 跳越者
s104 应当 是 设置 至 单独的 频道 和 s106 和 s107 必须
是 设置 至 f (为 全部). 这 最大 速 在 单独的 端口 模式
是 100 msps.
双 端口 模式
双 端口 或者 half 速 输出 模式 sets 这 模数转换器 至 生产
数据 alternately 在 端口 一个 和 端口 b. 在 这个 模式, 这 重置
函数 应当 是 执行. 至 测试 在 这个 模式, 设置
跳越者 s104 至 双 频道, 和 设置 s106 和 s107 至 d (为
双 端口). 这 最大 速 在 这个 模式 是 200 msps.
重置
重置 驱动 这 ad9054a’s 数据 同步 (ds) 管脚. 当
operating 在 单独的 端口 模式, 重置 是 不 使用. 在 双-
频道 模式 它 是 需要 为 二 reasons: 至 同步 这
定时 的 端口 一个 数据 和 端口 b 数据 和 一个 知道 时钟 边缘,
作 described 在 这 数据 薄板, 和 至 synchronize 这 evaluation
板’s 获得 clocks 和 这 数据 coming 输出 的 这 ad9054a.
重置 能 是 驱动 在 二 方法: 用 pushing 这 重置 button 在
这 板, 或者 externally, 和 一个 ttl 脉冲波 通过 连接器 j5
或者 j6.
dac 输出
这 dac 输出 是 一个 描述 的 这 数据 在 输出 端口
一个 仅有的. 输出 端口 b 是 不 reconstructed.
Troubleshooting
如果 这 板 做 不 seem 至 是 working correctly, 尝试 这 fol-
lowing:
•
审查 那 所有 跳越者 是 在 这 准确无误的 位置 为 这
desired 模式 的 运作.
•
推 这 重置 button. 这个 将 排整齐 这 ad9054a’s 数据
输出 和 这 half 速 获得 clocks.
•
转变 这 跳越者 s105 从 一个-r 至 r-b 或者 恶行-对抗, 然后
推 这 重置 button. 在 demuxed 模式, 这个 将 有 这
效应 的 反相的 这 half 速 获得 clocks.
•
在 高 encode 比率, 这 evaluation 板’s 时钟 一代
电路系统 是 敏感的 至 这 +5 v 数字的 电源 供应. 在
高 encode 比率, 这 +5 v 数字的 电源 应当 是 保持
在下 +5.2 v. 这个 是 一个 evaluation 板 敏锐的 和
不 一个 ad9054a 敏锐的.
这 ad9054a evaluation 板 是 提供 作 一个 设计 ex-
ample 为 客户 的 相似物 设备, 公司 adi 制造 非
保用单, 表示, statutory, 或者 暗指, 关于 merchant-
能力 或者 fitness 为 一个 particular 目的.
: 点此下载
